引言鎖相環路（PLL）是一種能跟蹤輸入信號相位的閉環自動控制系統。它在無線電技術的各個領域得到了很廣泛的應用。最初，DeBellescize于1932年提出同步檢波理論，首次公開發表了對鎖相環路的描述，但并未引起普遍的重視。直至1947年，鎖相環路才第一次應用于電視接收機水平和垂直掃描的同步。從此，鎖相環路開始得到了應用。由于技術上的復雜性以及較高的成本，應用鎖相環路的領域主要在航天方面，包括軌道衛星的測速定軌和深空探測等。性能要求較高的精密測量儀器和通信設備有時也用到它。到70年代，隨著集成電路技術的發展，逐漸出現了集成的環路部件、通用單片集成鎖相環路以及多種專用集成鎖相環路，鎖相環路逐漸變成了一個成本低、使用簡便的多功能主件，這就為鎖相技術在更廣泛的領域應用提供了條件。至今，普遍應用鎖相技術的主要有調制解調、頻率合成、電視機彩色副載波提取、FM立體聲解碼等等。隨著數字技術的發展，相應出現了各種數字鎖相環路，它們在數字信號傳輸的載波同步、位同步、相位解調等方面發揮了重要的作用。鎖相環路所以能得到如此廣泛的應用，是由其獨特的優良性能所決定的。它具有載波跟蹤特性，作為一個窄帶跟蹤濾波器，可提取淹沒在噪聲之中的信號；用高穩定的參考振蕩器鎖定，可作提供一系列頻率高穩定的頻率源；可進行高精度的相位與頻率測量等等。它具有調制跟蹤特性，可制成高性能的調制器解調器。它具有低門限特性，可大大改善模擬信號和數字信號的解調質量。1鎖相環的基本知識1.1鎖相環的原理鎖相環就是自動控制完成同步。能夠實現兩個電信號相位同步的自動控制系統叫做鎖相環路，簡稱鎖相環。鎖相環是一個系統跟蹤另一個系統的裝置，更精確的說，就是一個系統中由振蕩器產生的輸出信號在頻率和相位上與參考信號或輸入信號同步。當輸入信號和環路的輸出信號存在相位差的時，在鎖相環控制機構的控制下，VCO的輸出信號和PD的輸入信號的相差減至最小。因此，在這個控制系統中，輸出信號相位其實是鎖定到參考信號或輸入信號的相位上的。故此稱為鎖相環。鎖相環是一個行為自動跟蹤系統因而當環路鎖定時，不存在輸入信號和輸出信號的頻率差，只存在如前所說的最小相位差。圖1所示為最基本的鎖相環(PLL)方框圖。PLL包括三個基本部件：鑒相器PD、環路濾波器LF、壓控振蕩器VCO。圖1-1鑒相器是相對比較裝置，他將輸入信號u2(t)和參考信號u血)的相位進行比較，產生對應于兩個信號的相位差0°的誤差電壓ud⑴。環路濾波器的作用是濾除U(t)中的高頻成分和噪音，以保證環路的性能，增加環路的穩定性。壓控振蕩器受控制電壓u⑴的控制，使壓控振蕩器的頻率向參考信號的頻率靠近，也就e(t)是是差拍頻率越來越低，直到消除頻差而鎖定。不同類型的鎖相環，性能差異較大。大多數鎖相環系統使用VCO很相似。LF一般分為RC積分濾波器、RC比例積分濾波器和有源濾波器。LF類型不同，環路特性也有差異。1.1.1鑒相器PD有線性和數字兩種類型。線性為模擬比較型：數字型為邏輯電路，例如與異門鑒相器。PD是PLL中很關鍵的一個部件，主要指標有：鑒相特性、鑒相增益Kd和工作頻率及輸出阻抗。模擬鑒相器：PD的鑒相器特有正弦型、三角形和鋸齒形等等多種。PD可以看做一個乘法器。假設鑒相器的輸入信號和輸出信號的順勢值是互為正交的正弦波信號，并且具有相同的頻率①1:u(t)=Usin(wt+0)u(t)=Ucos(wt+0)則PD輸出信號ud(t)為：u(t)=Ku(t)u(t)=KmUiU2KUU[sin(0—0)+sin(2wt+0+0)]d m1 2 2m12 1 2 1 1 2式中：U1、U2分別為u1(t)和u2(t)的幅度；01、02分別為u1(t)和u2(t)的初相位；Km為PD自身的增益系數。上式揭示了ud(t)是交流和直流成分的疊加。交流成分幾乎完全被LF濾掉，因此只考慮直流或者ud(t)的平均成分，上式變為：u(t)=Ksin(0—0)=Ksin0d d1 2de式中：Kd表示鑒相器的鑒相增益，單位為V/rad；0e=01—02表示兩個信號的相位差。對于在鑒相器中輸出信號漏入輸入信號的現象。泄露增加了LF的負擔，同時因為LF濾除能力的限制，使得VCO輸出信號變成了輸入的調制信號，降低了輸出信號的頻譜純度、增大了輸出信號的相位抖動。鑒相器的工作頻率決定了鎖相環能工作的最高輸入頻率。這種鑒相器可以在很低的頻率下工作，同時，不采用變壓器，輸出電壓較大，并且有良好的溫度特性，應用十分廣泛。數字鑒相器：由數字電路組成的鑒相器叫數字鑒相器。主要由門電路和觸發器構成。TTL、CMOS集成電路中的與門、與非門、或門、或非門、同或門、異或門、D觸發器以及RS觸發器等都可以直接用作數字鑒相器。單片PLL集成電路CD4046中有2個數字鑒相器；異或門鑒相器PD1和邊沿觸發型鑒相器PD2。PD1：異或門鑒相器。下圖是異或門鑒相器的鑒相特性：圖1-2由圖可見，異或門鑒相器具有三角形鑒相特性，其鑒相增益為Kd=土Vdm/兀圖1-3PD2:觸發式鑒相器。鑒相特性見下圖：nd（十）nd（十）豎頻區域 鑒相區域 簽頻區域圖1-3如圖所示，用兩個輸入脈沖信號去觸發一個觸發器，觸發器的輸出脈寬代表了兩個輸入脈沖相位差的信息。觸發器輸出脈沖濾波后呈直流，直流大小就代表了兩個脈沖的相位差。1.1.2環路濾波器LF的作用如前所述，常見的LF有三種，其徹底函數以及頻率特性如下:1、RC積分濾波器傳遞函數為：s二二^1V(S)R+1/SCSt+1式中：，=RC為濾波時間常數。將S=加代人上式得到頻率響應為:^1^1(jw)=1(jw)+12、無源比例濾波器傳遞函數為：F(S)=V(S)=R2+1/SC= St2+12 —v'(S)—R+R+1/S^S(t+t)+1d 1 2 1 2式中：t1=R1Ct2=R2C頻率響應為：海+1F2(jW)=jw(T+T)+11 2

3、有源濾波器傳遞函數為:V3、有源濾波器傳遞函數為:V(S)

yj^-A(St+1)

2

S[t+(1+A)t]+1式中：t1=RCt2=R2C頻率響應為：-A(jwi+1)

□ 2jw[T+(1+A)T]+1相比而言，有源濾波器有突出的優點：（1） 對直流輸入有A倍放大；（2） 當A>>1時，有源比例濾波器為理想環路濾波器。1.1.3壓控振蕩器壓控制振蕩器（VCO），是輸出信號頻率隨輸入控制電壓變化的振蕩器。1、 VCO的技術要求（1） 中心頻率及頻率變化范圍（2） 頻率穩定度（3） 相位噪聲（4） 壓控線性度（5） 壓控靈敏度控制壓控頻率的變化，通常可以：（1） 改變振蕩器的元件參數（2） 改變振蕩器的器件參數（3） 改變定時元件的參數2、 VCO的數學模型VCO是一個電壓一頻率變換裝置。在環路中作為被控振蕩器，它的振蕩頻率應隨輸入控制電壓u（t）線性變化，其變換關系為：w（t）=w+Ku（t）式中：?r（t）是受控后的瞬時角頻率；K0為壓控靈敏度。下圖示出了VCO的控制特性曲線，實線為實際控制特性。可見，在以30為中心的一個區域內，兩者是吻合的。在分析環路時看作線性部件。在實用的壓控振蕩器的控制特性K0中，大部分K0為正值，但也有少數為負值，在使用

時一定要主要和PD的特性合理匹配，否則無法構成相位負反饋系統。對VCO,有：de(de(t)

dt=Ku(t)e（t）=jtKu（td=Ku（t）/P2 0 0c 0c轉化成S域則有：e⑴=K^S!2S環路輸出的相位實際上是輸入控制電壓對時間的積分，所以VCO是個理想的積分環節。其控制電壓一輸出頻率（uc-?。）特性曲線如下：圖1-4圖1-41.2CD4046的工作原理過去的鎖相環多采用分立元件和模擬電路構成，現在常使用集成電路的鎖相環，CD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范圍寬（為3V-18V）,輸入阻抗高（約100MQ），動態功耗小，在中心頻率f0為10kHz下功耗僅為600UW，屬微功耗器件。下圖是CD4046的引腳排列，采用16腳雙列直插式，各引腳功能如下：CD4046圖1-51腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。2腳相位比較器I的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負端和正端。9腳壓控振蕩器的控制端。10腳解調輸出端，用于FM解調。11、12腳外接振蕩電阻。13腳相位比較器II的輸出端。14腳信號輸入端。15腳內部獨立的齊納穩壓管負極。圖1-6是CD4046內部電原理框圖，主要由相位比較1、11、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構成。訝一齊納和壓管圖1-6比較器I是一個或門，產生相位差信號（相位比較器1輸出），并在壓控振蕩器的輸出信號中心頻率處保持90°相移不變。只要輸入信號和比較信號（占空比都為50%）的相位差保持恒定，壓控振蕩器輸出信號的中心頻率就跟蹤輸入信號的頻率，這也是鎖相環鎖相的本質。輸入和輸出信號的波形如圖1-7所示。A1輸入比較I ―LJ—L比段器工輸出「IFlFlHVC口輸入圖1-7相位比較器II是邊緣觸發的數字存儲網絡，產生相位差信號（相位比較器2輸出）和鎖定信號（相位脈沖輸出），并在壓控振蕩器的輸出信號中心頻率處保持0°相移不變。只要輸入信號和比較信號（與占空比無關）的相位差保持恒定，壓控振蕩器輸出信號的中心頻率就跟蹤輸入信號的頻率。波形如圖1-8所示。A1輸-1IJ__TOC\o"1-5"\h\z比簸器工輸入I I ' i皿U U比苗新工 □ n技腳輸出—1 u—帖口輸入—, 、—圖1-8壓控振蕩器（VCO）產生的信號從VCOOUT輸出，振蕩頻率由壓控振蕩器輸入信號（VCOIN）和6、7管腳間的電容和11、12管腳上接的電阻共同確定，當外圍參數確定后，振蕩頻率的大小與壓控振蕩器輸入信號成線性關系。源極跟隨器通過外接10kQ以上的電阻接地。當INHIBIT輸入端信號為高電平時，就會屏蔽壓控振蕩器和源極跟隨器來減小功耗。齊納二極管主要起穩壓作用。4046有以下主要特點：（1） 較寬的電源電壓范圍（3.0?18V）；（2） 低功耗（70四A）；（3） 振蕩頻率高且穩定（1.3MHz）；（4） 頻率溫度漂移小；（5） VCO輸出線性好（＜1%）。2鎖相環的設計2.1時鐘提取鎖相環由鎖相環原理及CD4046芯片工作原理，采用CD4046和74LS04共同組成。其中74LS04功能是為提高4046的負載能力。由實驗電路圖確定參數。

——inputC>C1L-kt>1>C210k?12DpF.■■R1■ Wv???43Gk-?.J]UE'”2——inputC>C1L-kt>1>C210k?12DpF.■■R1■ Wv???43Gk-?.J]UE'”2工R5 I—■ ■仍業■ ■I ——__I--20k --】TE.：：m??——COMPINVCOINPPFC1QUTSI&INPC20UTCX1VCDQU1INHR1DEMODR2ZENER￡mas..-HLONDU￡C V￡C圖2—1實驗原理圖2.2仿真設計在ISIS7Professional軟件上輸入如圖2—2.1的原理圖，仿真看其波形，:V'皿:V'皿G，■UKSC.圖2—2.1仿真原理圖圖2—2.2波形仿真圖3電路板的測試3.1芯片功能測試首先接好線路，將示波器接到實驗板上，接入5V電壓，示波器1通道接輸出（移相出），2通道用探針測量CD4046的4腳（VCO出）、9腳（VCO入）、LF出。測出數據有VCO出為方波，波形如實驗報告紙，Vpp=4.9V；移相出和VCO出同步，頻率稍小，為4.8V；LF出為2.10V，波形在高低電平轉換時出現雜音;VCO入也為2.10V，高低電平轉折無明顯雜音。測量數據如附上的實驗紙。由芯片理論上說補償電壓為1.65到2.2V。VCO入為2.1V，符合芯片理論，所以VCO工作在正常狀態下。3.2捕獲范圍和同步范圍測試測量數據表：（輸入匕,_尸2同步范圍測試（由鎖住到失鎖）次數同步范圍上限（kHz）同步范圍下限（kHz）同步值（kHz）同步平均值（kHz）1378.84237.10141.74141.772378.88237.09141.793378.86237.09141.77由表有同步帶有：Aoh,=|x141.77=70.89kHz

捕獲范圍測試（由失鎖到鎖住）次數捕獲范圍上限（kHz）捕獲范圍下限（kHz）捕獲值（kHz）捕獲平均值（kHz）1378.01237.09140.92140.912378.00237.09140.913377.98237.09140.89同理捕獲帶為： Aop'=2x140.99=70.50kHz3.3誤差分析所以有:U7)所以有:U7)p3NOUTPUT圖3-1C1=（R3+R4）C2T2=R4C22f=1迫C兀T1由于R4為可調電阻，設R4很小，所以有：2fc=74.06kHz由CD4046理論值VCO輸出頻率計算公式有:fmm=R2（C：32pF）fmax= +f.R1（C1+32pF） minAf=fmax-fmin=2f=2兀頌=16x104Hz/V0VDD-2而對鑒相器2有： kd=VDD/4兀=5V/4兀=0.40K=k0kd=6.4x104Hz所以，同步帶為： Aoh=K=KK=6.4x104Hz=64kHz

同步范圍應為:2同步范圍應為:2xAoh=128kHz同理，捕獲帶為： A①=2底E=055kHz捕獲范圍為： 2xA①=2M/2]=1.1kHz以上計算均在環路濾波器可調電阻R4=0的情況下得出。同步帶的誤差為：AEh=[(Ao,—Ao,)|/Ao,x100%=11%捕獲帶的誤差由于在測量中，芯片還沒到理論的捕獲帶就已經被芯片所捕獲，所以造成了實際值于理論值相差巨大的現象。4小結此次設計根據設計要求和自己定的指標可求出此設計為二階高通濾波器，以及確定濾波器的Q、R、C的數值，計算好了Q、R、C的值后，在EWB軟件進行仿真可得出要求的波特圖與波形圖。然后才開始做PCB圖。PCB的制作中注意部分是原理圖的封裝與PCB的布線。在本課程設計的濾波器的設計過程中，需要注意的是電阻的標稱值盡量接近設計值；在測試過程中，若板子沒出波形，應該先找下是電路的問題還是板子制作上的問題，或者是原件的問題，不用盲目的從做。還有要是改參數的時候應該要注意原來計算的數值也會隨著改變。在做課程設計的過程中，通過查閱多種資料，也對除高通外的低通、帶通、帶阻等最基本的RC有源濾波器有了更進一步的了解，對濾波器的設計方法與性能參數的測試有所了解、掌握。謝辭大學期間的第二次課設，所做的東西是以前通信原理實驗所做過的模塊，參數電路圖都有，原以為會很輕松，但事實上卻不是這樣的感謝學院給我們提供這樣的實踐動手機會。還要感謝我們學院科協和應科科協在我們做板打孔腐蝕中所給我們的支持。由于是第一次做課設，許多細節上的都沒注意好。在此，特別要感謝老師給予的耐心指導，也感謝課程設計的過程