本科生期末試卷二一.選擇題(每小題1分，共10分)六七十年代，在美國的州，出現了一個地名叫硅谷。該地主要工業是它也是的發源地。A馬薩諸塞，硅礦產地，通用計算機B加利福尼亞，微電子工業，通用計算機C加利福尼亞，硅生產基地，小型計算機和微處理機D加利福尼亞，微電子工業，微處理機若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是oA階符與數符相同為規格化數B階符與數符相異為規格化數C數符與尾數小數點后第一位數字相異為規格化數D數符與尾數小數點后第一位數字相同為規格化數定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數范圍是A-2I5~+(215-1)B-(215-1)~+(215-1)C-(2|5+1)?+215 D-215?+215某SRAM芯片，存儲容量為64KX16位，該芯片的地址線和數據線數目為.A64,16B16,64C64,8D16,16。交叉存貯器實質上是一種存貯器，它能執行獨立的讀寫操作。A模塊式，并行，多個 B模塊式串行，多個C整體式，并行，一個 D整體式，串行，多個用某個寄存器中操作數的尋址方式稱為尋址。A直接B間接C 寄存器直接 D寄存器間接流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個并行部件的CPU相比，一個m段流水CPUoA具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力描述PCI總線中基本概念不正確的句子是.AHOST總線不僅連接主存，還可以連接多個CPUBPCI總線體系中有三種橋，它們都是PCI設備C以橋連接實現的PCI總線結構不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現在總線上計算機的外圍設備是指。A輸入/輸出設備 B外存儲器C遠程通信設備 D除了CPU和內存以外的其它設備10中斷向量地址是：。A子程序入口地址 B中斷服務例行程序入口地址C中斷服務例行程序入口地址的指示器D中斷返回地址二.填空題(每題3分，共15分)1為了運算器的A.,采用了B.進位，C.乘除法和流水線等并行措施。2相聯存儲器不按地址而是按A.訪問的存儲器，在cache中用來存放B.,在虛擬存儲器中用來存放C.。

3硬布線控制器的設計方法是：先畫出A.流程圖，再利用B.寫出綜合邏輯表達式，然后用C.等器件實現。4磁表面存儲器主要技術指標有A.,B.,C.,和數據傳輸率。5DMA控制器按其A.結構，分為B. 型和C. 型兩種。（9分）求證：[X]"+[Y]*=[X+Y卜卜（mod2）（9分）某計算機字長32位，有16個通用寄存器，主存容量為1M字，采用單字長二地址指令，共有64條指令，試采用四種尋址方式（寄存器、直接、變址、相對）設計指令格式。（9分）如圖B2.1表示使用快表（頁表）的虛實地址轉換條件，快表存放在相聯存貯器中，其中容量為8個存貯單元。問：當CPU按虛擬地址1去訪問主存時，主存的實地址碼是多少？當CPU按虛擬地址2去訪問主存時，主存的實地址碼是多少？當CPU按虛擬地址3去訪問主存時，主存的實地址碼是多少？頁號該頁在主存中的起始地址虛擬地址頁號頁內地址334200011503242538000—796000270128660000—44000034805161580000—5500003070000圖B2.1（10分）假設某計算機的運算器框圖如圖B2.2所示，其中ALU為16位的加法器,Sa、Sb為16位暫存器，4個通用寄存器由D觸發器組成，Q端輸出，其讀寫控制如下表所示：讀控制 寫控制R。R。RA0RAj選擇100R（）101Ri110R2111R30XX不讀出wWA0WAj選擇1001011101110XX不寫入舞：（1）設計微指令格式。（2）畫出ADD,SUB兩條指令微程序流程圖。（9分）畫出單機系統中采用的三種總線結構。A.（9分）試推導磁盤存貯器讀寫一塊信息所需總時間的公式。16位數據總線16位數據總線LDSa圖B2.2本科生期末試卷三一.選擇題（每小題I分，共10分）.馮?諾依曼機工作的基本方式的特點是OA多指令流單數據流B按地址訪問并順序執行指令C堆棧操作D存貯器按內容選擇地址.在機器數中，零的表示形式是唯一的。A原碼B補碼C移碼D反碼.在定點二進制運算器中，減法運算一般通過來實現。A原碼運算的二進制減法器B補碼運算的二進制減法器C原碼運算的十進制加法器D補碼運算的二進制加法器.某計算機字長32位，其存儲容量為4MB,若按半字編址，它的尋址范圍是A4MBB2MBC2MDIM.主存貯器和CPU之間增加cache的目的是。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數量D既擴大主存貯器容量，又擴大CPU中通用寄存器的數量.單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需采用OA堆棧尋址方式B立即尋址方式 C隱含尋址方式 D間接尋址方式.同步控制是oA只適用于CPU控制的方式B只適用于外圍設備控制的方式C由統一時序信號控制的方式D所有指令執行時間都相同的方式.描述PCI總線中基本概念不正確的句子是。PCI總線是一個與處理器無關的高速外圍總線PCI總線的基本傳輸機制是猝發式傳送C.PCI設備一定是主設備D.系統中只允許有一條PCI總線CRT的分辨率為1024X1024像素，像素的顏色數為256,則刷新存儲器的容量為。A512KBB1MBC256KBD2MB10.為了便于實現多級中斷，保存現場信息最有效的辦法是采用.A通用寄存器B堆棧C存儲器D外存二.填空題（每小題3分，共15分）.數的真值變成機器碼可采用A.表示法，B.表示法，C.表示法，移碼表示法。.形成指令地址的方式，稱為A.方式，有B.尋址和C.尋址。.CPU從A.取出一條指令并執行這條指令的時間和稱為B..由于各種指令的操作功能不同，各種指令的指令周期是C.O.微型機的標準總線從16位的A.總線，發展到32位的B.總線和C.總線，又進一步發展到64位的PC1總線。.VESA標準是一個可擴展的標準，它除兼容傳統的A.等顯示方式外，還支持B.像素光柵，每像素點C.顏色深度。三.（9分）已知x=-0.01111,y=+0.11001,求［xh卜，［-x］補，［yh卜，［-y］補，x+y=?,x-y=?四.（9分）假設機器字長16位，主存容量為128K字節，指令字長度為16位或32位，共有128條指令，設計計算機指令格式，要求有直接、立即數、相對、基值、間接、變址六種尋址方式。五.（9分）某機字長32位，常規設計的存儲空間W32M,若將存儲空間擴至256M,請提出一種可能方案。六.（10分）圖B3.1所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。己知指令存貯器IM最大容量為16384字序長18位），數據存貯器DM最大容量是65536字（字長16位）。各寄存器均有“打入”（Rm）和“送出”（R°w）控制命令，但圖中未

標出。BUS,圖B3.1設處理機指令格式為；17 109 0OP X加法指令可寫為“ADDX 勒育是(ACo)+((Ri)+X)fAQ,其中((R,)+X)部分通過尋址方式指向數據存貯器，現取R,為R.試畫出ADD指令從取指令開始到執行結束的操作序列圖，寫明基本操作步驟和相應的微操作控制信號。七.(9分)總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協議，請畫出讀數據的時序圖來說明。/I.(9分)圖B3.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統可以實行幾重中斷？并分析圖B3.2的中斷過程。圖B3.2本科生期末試卷四一.選擇題（每小題1分，共10分）.現代計算機內部一般采用二進制形式，我國歷史上的即反映了二值邏輯的思想，它最早記載在上，距今已有約千年。A.八卦圖、論衡、二B.算籌、周脾算經、二C.算籌、九章算術、一D.八卦圖、周易、三.8位定點字長的字，采用2的補碼表示時，一個字所能表示的整數范圍是.A.-128~+127 B.-127-+127C.-129-+128 D.-128-+128.下面浮點運算器的描述中正確的句子是：.A.浮點運算器可用階碼部件和尾數部件實現B.階碼部件可實現加、減、乘、除四種運算C.階碼部件只進行階碼相加、相減和比較操作D.尾數部件只進行乘法和減法運算.某計算機字長16位，它的存貯容量是64KB,若按字編址，那么它的尋址范圍是A.64KB.32KC.64KBD.32KB.雙端□存儲器在 情況下會發生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數據碼不同D.左端口與右端口的數據碼相同.寄存器間接尋址方式中，操作數處在 oA.通用寄存器B.主存單元C.程序計數器D.堆棧.微程序控制器中，機器指令與微指令的關系是。A.每一條機器指令由一條微指令來執行.每一條機器指令由一段微指令編寫的微程序來解釋執行C.每一條機器指令組成的程序可由一條微指令來執行D.一條微指令由若干條機器指令組成8.描述PCI總線中基本概念正確的句子是,A.PCI總線是一個與處理器無關的高速外圍總線PCI總線的基本傳輸機制是猝發式傳送PCI設備一定是主設備D.系統中只允許有一條PCI總線9.一張3.5寸軟盤的存儲容量為MB,每個扇區存儲的固定數據是oA.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB10.發生中斷請求的條件之一是。A.一條指令執行結束 B."—次I/O操作結束C.機器內部發生故障D.一次DMA操作結束二填空題（每小題3分，共15分）.2000年超級計算機浮點最高運算速度達到每秒A.次。我國的B.號計算機的運算速度達到C.次，使我國成為美國、日本后第三個擁有高速計算機的國家。.一個定點數由A.和B.兩部分組成。根據小數點位置不同，定點數有C.和純整數之分。.對存儲器的要求是A.,B.,C.o為了解決這三方面的矛盾計算機采用多級存儲體系結構。.當今的CPU芯片除了包括定點運算器和控制器外，還包括A.,B.運算器和C.管理等部件。.每一種外設都是在它自己的A。控制下進行工作，而A則通過B. 和C.相連并受C控制。二.（9分）設［x］補=Xo.XiX2,,eXno求證：X="Xo+VXi2'i=l四.（9分）已知X=-0.01111,Y=+0.11001,求［X］補，「X］補，［Y］補，［-Y］補，X+Y=?,X-Y=?五.（9分）以知cache命中率H=0.98,主存比cache慢4倍,以知主存存取周期為200ns,求cache/主存的效率和平均訪問時間。六.（10分）某計算機有8條微指令L—18,每條微指令所包含的微命令控制信號見下表所示，a—j分別對應10種不同性質的微命令信號。假設一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。■指令abcdef8hii117V7V7It7V11714VII7777ItV7ItVVVItV7y七.（9分）參見圖，這是一個二維中斷系統，請問：（1）在中斷情況下，CPU和設備的優先級如何考慮？請按降序排列各設備的中斷優先級。（2）若CPU現執行設備B的中斷服務程序，1詼,1跖，INL的狀態是什么？如果CPU的執行設備D的中斷服務程序，IMo,IMi,IMs的狀態又是什么?（3）每一級的IM能否對某個優先級的個別設備單獨進行屏蔽？如果不能，采取什么方法可達到目的？（4）若設備C一提出中斷請求，CPU立即進行響應，如何調整才能滿足此要求？

jg優先權低jg優先權低/I.（9分）磁盤、磁帶、打印機三個設備同時工作。磁盤以20us的間隔發DMA請求，磁帶以30口s的間隔發DMA請求，打印機以120us的間隔發DMA請求，假設DMA控制器每完成一次DMA傳輸所需時間為2us,畫出多路DMA控制器工作時空圖。本科生期末試卷五一.選擇題（每題I分，共10分）.對計算機的產生有重要影響的是：。A牛頓、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷.假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校校驗的字符碼是。A11001011B11010110C11000001D11001001.按其數據流的傳遞過程和控制節拍來看，陣列乘法器可認為是=A全串行運算的乘法器B全并行運算的乘法器C串一并行運算的乘法器D并一串型運算的乘法器.某計算機字長32位，其存儲容量為16MB,若按雙字編址，它的尋址范圍是-A16MBB2MC8MBD16M.雙端口存儲器在 情況下會發生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數據碼相同D左端口與右端口的數據碼不同.程序控制類指令的功能是。A進行算術運算和邏輯運算B進行主存與CPU之間的數據傳送C進行CPU和I/0設備之間的數據傳送D改變程序執行順序.由于CPU內部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用來規定。A主存中讀取一個指令字的最短時間B主存中讀取一個數據字的最長時間C主存中寫入一個數據字的平均時間D主存中讀取一個數據字的平均時間.系統總線中控制線的功能是。A提供主存、I/O接口設備的控制信號響應信號B提供數據信息C提供時序信號D提供主存、I/O接口設備的響應信號.具有自同步能力的記錄方式是。ANRZobnrz,cpmdmfm.正EE1394的高速特性適合于新型高速硬盤和多媒體數據傳送，它的數據傳輸率可以是A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒二.填空題（每題3分，共15分）.Cache是一種A.存儲器，是為了解決CPU和主存之間B.不匹配而采用的一項重要硬件技術。現發展為多級cache體系，C.分設體系。.RISC指令系統的最大特點是：A.；B.;C.種類少。只有取數/存數指令訪問存儲器。.并行處理技術已成為計算計技術發展的主流。它可貫穿了信息加工的各個步驟和階段。概括起來，主要有三種形式A.并行：B.并行；C.并行。.軟磁盤和硬磁盤的A.原理與B.方式基本相同，但在C.和性能上存在較大差別。.流水CPU是以A.為原理構造的處理器，是一種非常B.的并行技術。目前的C. 微處理器幾乎無一例外的使用了流水技術。三.（9分）CPU執行一段程序時，cache完成存取的次數為3800次，主存完成存取的次數為200次，已知cache存取周期為50ns,主存為250ns，求cache/主存系統的效率和平均訪問時間。四.（9分）某加法器進位鏈小組信號為C4c3c2。，低位來的信號為C0,請分別按下述兩種方式寫出gC3c2G的邏輯表達式。（1）串行進位方式 （2）并行進位方式五.（10分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進行接線。74LS139是2：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態。（b）見址譯碼電事（b）見址譯碼電事圖B5.1要求:完成A組跨接端與B組跨接端內部的1E確連接，以便使地址譯碼電路按圖的要要求:求正確尋址。六.（9分）運算器結構如圖B5.2所示，R,,R2,R3是三個寄存器，A和B是兩個三選一的多路開關，通路的選擇由AS（）,AS|和BS。，BS|端控制，例如BS°BS|=11時，選擇R3,BS°BS|=O1時，選擇Ri ,ALU是算術/邏輯單元。SR?為它的兩個操作控制端。其功能如下：S|S2=OO時，ALU輸出=AS|S2=O1時，ALU輸出=A+BS|S2=1O時，ALU輸出=A-BS|S2=11時，ALU輸出=A?B請設計控制運算器通路的微指令格式。圖B5.2七.(9分)集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。/I.(9分)單級中斷中，采用串行排隊鏈法來實現具有公共請求線的中斷優先級識別，請畫出中斷向量為001010，001011,001000三個設備的判優識別邏輯圖。本科生期末試卷六一.選擇題(每小題1分，共10分).完整的計算機應包括?A運算器、存儲器、控制器；B外部設備和主機；C主機和實用程序；D配套的硬件設備和軟件系統；.用64位字長(其中1位符號位)表示定點整數時，所能表示的數值范圍是。A[0,2M-1]B[0,263-1]C[0,262-1]D[0,263].四片74181ALU和1片74182CLA器件相配合，具有如下進位傳遞功能。A行波進位；B組內先行進位，組間先行進位；C組內先行進位，組間行波進位；D組內行波進位，組間先行進位：.某機字長32位，存儲容量為1MB,若按字編址，它的尋址范圍是。AIMB512KBC256KD256KB.某一RAM芯片，其容量為512X8位，包括電源和接地端，該芯片引出線的最小數目應是。A23B25C50 D19.堆棧尋址方式中，設A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元,如果操作的動作是：(A)-Msp，(SP)-1-SP,那么出棧的動作應是.A(MSP)fA,(SP)+1-*SP；B(SP)+1-SP,(MSP)-A；C(SP)-1-SP,(MSP)fA；D(MSP)fA,(SP)--SP；.指令周期是指,ACPU從主存取出一條指令的時間：BCPU執行一條指令的時間；CCPU從主存取出一條指令加上CPU執行這條指令的時間；D時鐘周期時間；.在的微型計算機系統中，外設可和主存貯器單元統一編址，因此可以不使用1/0指令。A單總線B雙總線C三總線D多總線.在微型機系統中，外圍設備通過與主板的系統總線相連接。A適配器B設備控制器 C計數器D寄存器10.CD—ROM光盤的標準播放時間為60分鐘。在計算模式1情況下，光盤的存儲容量為

A601MBB527MBC630MBD530MBA601MBB527MBC630MBD530MB二.填空題(每小題3分，共15分).按IEEE764標準，一個浮點數由A.,階碼E,尾數m三部分組成。其中階碼E的值等于指數的B.加上一個固定C.。.存儲器的技術指標有A.,B.,C.，和存儲器帶寬。.指令操作碼字段表征指令的A.,而地址碼字段指示B..微小型機多采用C.混合方式的指令格式。.總線有A.特性，B.特性，電氣特性，C.特性。.不同的CRT顯示標準所支持的最大A.和B.數目是C.—的。三.(10分)設有兩個浮點數N>=2"XS,,Nz=2'zXS2，其中階碼2位，階符1位，尾數四位，數符一位。設：3=(-10)2,St=(+0.1001)2j2=(+10)2,Sz=(+0.1011)2求：N,XN2,寫出運算步驟及結果，積的尾數占4位，要規格化結果，用原碼陣列乘法器求尾數之積。四.(10分)已知某8位機的主存采用半導體存貯器，地址碼為18位，若使用4KX4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：(1)若每個摸條為32Kx8位，共需幾個模塊條？(2)每個模塊內共有多少片RAM芯片？(3)主存共需多少RAM芯片？CPU如何選擇各模塊條？圖B6.1五.(9分)已知X=-0.01111,Y=+0.11001,求［X］補，［-X］補，［Y］補，［-Y］補，X+Y=?,六.(10分)某計算機有如下部件：ALU,移位器，主存M,主存數據寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R。——Ri,暫存器C和D。(2)畫出“ADDRi,(R?)”指令的指令周期流程圖，指令功能是(RD(2)畫出“ADDRi,(R?)”指令的指令周期流程圖，指令功能是(RD+((R2))-RioMARD七.圖B6.2七.(9分)集中式仲裁有幾種方式？畫出計數器定時查詢方式的邏輯結構圖，說明其工作原理。/V. （9分）刷存的主要性能指標是它的帶寬。實際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。（1）若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻（刷新速率）為72Hz,計算總帶寬。（2）為達到這樣高的刷存帶寬，應采取何種技術措施？本科生期末試卷七一選擇題（每小題I分，共10分）.至今為止，計算機中的所有信息仍以二進制方式表示的理由是。A.節約元件；B運算速度快； C物理器件的性能決定；D信息處理方便；.用32位字長（其中1位符號位）表示定點小數是，所能表示的數值范圍是.A[0,1-2巧B[0,1-2-31]C[0,1-2;,0]D[0,1].已知X為整數，且[X]*=10011011,則X的十進制數值是.A+155B-101C-155D+101.主存儲器是計算機系統的記憶設備，它主要用來.A存放數據B存放程序C存放數據和程序D存放微程序.微型計算機系統中，操作系統保存在硬盤上，其主存儲器應該采用.ARAMBROMCRAM和ROMDCCP.指令系統采用不同尋址方式的目的是.A實現存貯程序和程序控制：B縮短指令長度，擴大尋址空間，提高編程靈活性;。C可直接訪問外存；D提供擴展操作碼的可能并降低指令譯碼的難度；.在CPU中跟蹤指令后繼地址的寄存器是。A主存地址寄存器B程序計數器C指令寄存器D狀態條件寄存器.系統總線地址的功能是.A選擇主存單元地址；B選擇進行信息傳輸的設備；C選擇外存地址；D指定主存和I/0設備接口電路的地址：.CRT的顏色數為256色，則刷新存儲器每個單元的字長是oA256位B16位C8位D7位.采用DMA方式傳送數據時，每傳送一個數據就要用一個時間。A.指令周期B.機器周期C.存儲周期D.總線周期二、填空題（每小題3分，共15分）.指令格式中，地址碼字段是通過A.來體現的，因為通過某種方式的變換，可以給出B.地址。常用的指令格式有零地址指令、單地址指令、C. 三種..雙端口存儲器和多模塊交叉存儲器屬于A.存儲器結構.前者采用B.技術,后者采用C.技術..硬布線控制器的基本思想是:某一微操作控制信號是A.譯碼輸出,B.信號和C.信號的邏輯函數.￡'與代流行的標準總線追求/A. 、B.、C. —無關的開發標準。5.CPU周期也稱為A.；一個CPU周期包含若干個B.。任何一條指令的指令周期至少需要C.個CPU周期。三.（9分）求證：[x]?-[y]?=[x]補+[-y]補四.（9分）CPU執行一段程序時，cache完成存取的次數為5000次，主存完成存取的次數為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：Cache命中率H。Cache/主存系統的訪問效率e。平均訪問時間Ta。五.（9分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點。15 10 7 43 0OP源寄存器基值寄存器位移量（16位）六.（10分）某機運算器框圖如圖B7.1所示，其中ALU由通用函數發生器組成，Mi—M3為多路開關，采用微程序控制，若用微指令對該運算器要求的所有控制信號進行微指令編碼的格式設計，列出各控制字段的編碼表。圖B7.1七.（9分）PCI總線周期類型可指定多少種總線命令？實際給出多少種？請說明存儲器讀/寫總線周期的功能。/V.（9分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。圖B7.2本科生期末試卷八.選擇題（每小題I分，共10分）.某寄存器中的值有時是地址，因此只有計算機的才能識別它。A譯碼器B判斷程序 C指令D時序信號.用16位字長（其中1位符號位）表示定點整數時，所能表示的數值范圍是。A[0,216-1]B[0,215-1]C[0,214-1]D[0,215].在定點運算器中，無論采用雙符號位還是單符號位，必須有,它一般用來實現。A譯碼電路，與非門；B編碼電路，或非門；C溢出判斷電路，異或門；D移位電路，與或非門；.某SRAM芯片，其容量為512X8位，包括電源端和接地端，該芯片引出線的最小數F1應為.A23B25C50D19.以下四種類型的半導體存儲器中，以傳輸同樣多的字為比較條件，則讀出數據傳輸率最高的是oADRAMBSRAMC閃速存儲器 DEPROM.指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實現oA堆棧尋址；B程序的條件轉移：C程序的無條件轉移；D程序的條件轉移或無條件轉移；.異步控制常用于作為其主要控制方式。A在單總線結構計算機中訪問主存與外圍設備時；B微型機的CPU中；C硬布線控制器中；D微程序控制器中；.多總線結構的計算機系統，采用方法，對提高系統的吞吐率最有效。A多端口存貯器；B提高主存的速度；C交叉編址多模塊存貯器；D高速緩沖存貯器：.磁盤驅動器向盤片磁層記錄數據時采用方式寫入。A并行B串行C并行一串行 D串行一并行.IEEE1394所以能實現數據傳送的實時性，是因為。A除異步傳送外，還提供等步傳送方式；B提高了時鐘頻率；C除優先權仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；.填空題（每小題3分，共15分）.RISCCPU是克服CISC機器缺點的基礎上發展起來的，它具有的三個基本要素是：（1）一個有限的A.；（2）CPU配備大量的B.；（3）強調C. 的優化。.總線仲裁部件通過采用A.策略或B.策略，選擇其中一個主設備作為總線的下一次主方，接管C.。.重寫型光盤分A.和B_兩種，用戶可對這類光盤進行C信息。.多個用戶公享主存時,系統應提供A.。通常采用的方法是B.保護和C.保護，并用硬件來實現。.在計算機系統中，多個系統部件之間信息傳送的公共通路稱為A.。就其所傳送信息的性質而言，在公共通路上傳送的信息包括數據、B.、C. 信息。三.（9分）設[X],卜=X（）.X1X?…Xn，求證：r0,1>SO[x]補=2x0+x,其中x（）=J11, 0>x>-1四.（9分）如圖B8.1表示用快表（頁表）的虛實地址轉換條件，快表放在相聯存貯器中，其容量為8個存貯單元，問：（1）當CPU按虛地址1去訪問主存時主存的實地址碼是多少？（2）當CPU按虛地址2去訪問主存時主存的實地址碼是多少？（3）當CPU按虛地址3去訪問主存時主存的實地址碼是多少？頁號 該頁在主存中的起始地址 虛擬地址頁號頁內地址

33420003342000125380007960002660000440000315800005500003070000圖B8.1某微機的指令格式如下所示：15 109 87 0操作碼X DD:位移量X:尋址特征位X=00：直接尋址；X=01：用變址寄存器XI進行變址；X=10：用變址寄存器X2進行變址；X=ll：相對尋址設（PC）=1234乩（*1）=0037凡（*2）=1122皿｝1代表十六進制數），請確定下列指令的有效地址。①4420H②2244H③1322H@3521H⑤6723H（10分）圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點a由指令寄存器Irs,Ir6兩位決定，分支點b由條件碼標志c決定。現采用斷定方式實現微程序的程序控制，已知微地址寄存器長度為8位，要求：（1）設計實現該微指令序列的微指令字順序控制字段的格式。（2）畫出微地址轉移邏輯圖。I~~I圖B8.2（9分）某磁盤存貯器轉速為3000轉/分，共有4個記錄面，每毫米5道，每道記錄信息為12288字節，最小磁道宜徑為230mm,共有275道。問：（1）磁盤存貯器的容量是多少？（2）最高位密度與最低位密度是多少？（3）磁盤數據傳輸率是多少？（4）平均等待時間是多少？（5）給出一個磁盤地址格式方案。7k. （9分）畫出程序中斷方式基本接口示意圖，簡要說明IM,IR,EI,RD,BS五個觸發器的作用。本科生期末試卷九一.選擇題（每小題I分，共10分）.八位微型計算機中乘除法大多數用實現。A軟件B硬件C固件D專用片子.在機器數中，零的表示是唯一的。A原碼B補碼C移碼D反碼.某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數目應是。A23B25C50D19.某機字長32位，存儲容量64MB,若按字編址，它的尋址范圍是。A8MB16MBC16MBD8MB.采用虛擬存貯器的主要目的是。A提高主存貯器的存取速度；B擴大主存貯器的存貯空間，并能進行自動管理和調度；C提高外存貯器的存取速度；D擴大外存貯器的存貯空間；.算術右移指令執行的操作是。A符號位填0,并順次右移1位，最低位移至進位標志位；B符號位不變，并順次右移1位，最低位移至進位標志位；C進位標志位移至符號位，順次右移1位，最低位移至進位標志位：D符號位填1,并順次右移1位，最低位移至進位標志位：.微程序控制器中，機器指令與微指令的關系是oA每一條機器指令由一條微指令來執行：B每一條機器指令由一段用微指令編成的微程序來解釋執行：C一段機器指令組成的程序可由一條微指令來執行；D一條微指令由若干條機器指令組成；.同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因為同步傳輸。A不需要應答信號；B總線長度較短；C用一個公共時鐘信號進行同步；

D各部件存取時間較為接近；.美國視頻電子標準協會定義了一個VGA擴展集，將顯示方式標準化，這稱為著名的顯示模式。AAVGABSVGACVESAEGA.CPU響應中斷時，進入“中斷周期”，采用硬件方法保護并更新程序計數器PC內容，而不是由軟件完成，主要是為了OA能進入中斷處理程序，并能正確返回源程序；B節省主存空間；C提高處理機速度；D易于編制中斷處理程序；二填空題（每小題3分，共15分）.多媒體CPU是帶有A.技術的處理器。它是一種B.技術，特別適合于C.處理。.總線定時是總線系統的核心問題之一。為了同步主方、從方的操作，必須制訂A.通常采用B.定時和C.定時兩種方式。.通道與CPU分時使用A.,實現了B.內部數據處理和C.并行工作。.2000年超級計算機最高運算速度達到A.次。我國的B.號計算機的運算速度達到3840億次，使我國成為C.之后，第三個擁有高速計算機的國家。.一個定點數由A.和B.兩部分組成。根據小數點位置不同，定點數有純小數和C.兩種表示方法。（9分）已知：x=0.1011,y=-0.0101（求：[—x]?m[—x]?f,[-x]if,[―y]2 4 2[―y]>M[-y]?，x+y=?,x-y=?4（10分）用16KX1位的DRAM芯片構成64KX8位的存儲器。要求：（1）畫出該芯片組成的存儲器邏輯框圖。（2）設存儲器讀/寫周期均為0.5口s,CPU在1Ns內至少要訪存一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍，所需實際刷新時間是多少？（9分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點。15107430，一個狀態條件寄存15107430，一個狀態條件寄存圖B9.1七.(9分)試推導磁盤存貯器讀寫一塊信息所需總時間的公式。A.(9分)如圖B9.2所示的系統中斷機構是采用單級優先中斷結構，設備A連接于最高優先級，設備B次之，設備C又次之。要求CPU在執行完當前指令時轉而對中斷請求進行服務，現假設：Tdc為查詢鏈中每個設備的延遲時間，Ta、Tb、Tc分別為設備A,B、C的服務程序所需的執行時間，Ts、Tr為保存現場和恢復現場所需時間。試問：在此環境下，此系統在什么情況下達到中斷飽和？即在確保請求服務的三個設備都不會丟失信息的條件下，允許出現中斷的極限頻率有多高？注意，“中斷允許”機構在確認一個新中斷之前，先要讓即將被中斷的程序的一條指令指令執行完畢。圖B9.2本科生期末試卷十一.選擇題(每小題1分，共10分)。.我國在年研制成功了第一臺電子數字計算機，第一臺晶體管數字計算機于年完成。A1946,1958B1950,1968C1958,1961D1959,1965.定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數范圍 。A-215—+(215-1)B-(215-1)—+(215-1)C-(215+1)—+215D-215—+215.定點計算機用來進行.A十進制數加法運算；B定點數運算；C浮點數運算；D既進行定點數運算也進行浮點數運算：.某DRAM芯片，其存儲容量為512Kx8位，該芯片的地址線和數據線數目為。A8,512B512,8C18,8D19,8.雙端口存儲器所以能高速進行讀/寫，是因為采用。A高速芯片 B兩套相互獨立的讀寫電路 C流水技術D新型器件.二地址指令中，操作數的物理位置可安排在 。A棧頂和次棧頂B兩個主存單元C一個主存單元和一個寄存器D兩個寄存器.描述流水CPU基本概念不正確的句子是 ,oA.流水CPU是以空間并行性為原理構造的處理器.流水CPU一定是RISC機器C.流水CPU一定是多媒體CPUD.流水CPU是一種非常經濟而實用的時間并行技術.描述Futurebus*總線中基本概念不正確的句子是。AFuturebus+總線是一個高性能的同步總線標準；B基本上是一個異步數據定時協議；C它是一個與結構、處理器、技術有關的開發標準；D數據線的規模在32位、64位、128位、256位中動態可變；.CD-ROM光盤是 型光盤，可用做計算機的存儲器和數字化多媒體設備。A重寫，內B只讀，外C一次，夕卜D多次，內.在單級中斷系統中，CPU一旦響應中斷，則立即關閉標志，以防本次中斷服務結束前同級的其他中斷源產生另一次中斷進行干擾。A中斷允許 B中斷請求C中斷屏蔽D中斷保護二.填空題（每小題3分，共15分）.對存儲器的要求是A.,B.,C.。為了解決這方面的矛盾，計算機采用多級存儲體系結構。.指令系統是表征一臺計算機A.的重要因素，它的B.和C.不僅直接影響到機器的硬件結構而且也影響到系統軟件。.CPU中至少有如下六類寄存器A.寄存器，B.計數器，C.寄存器，通用寄存器，狀態條件寄存器，緩沖寄存器。.VESA標準是一個可擴展的標準，它除兼容傳統的A.等顯示方式外，還支持象素光柵，每像素點C.顏色深度。5.中斷處理要求有中斷A.,中斷B.產生，中斷C.等硬件支持。三.（9分）假設由S,E,M三個域組成的一個32位二進制字所表示的非零規格化浮點數x,其中M=23位，E=8位，S=1位，其值表示為：x=（-1）sX（1.M）X2E*128問：其所表示的規格化的最大正數、最小正數、最大負數、最小負數是多少？四.（9分）已知cache/主存系統效率為85%,平均訪問時間為60ns,cache比主存快4倍，求主存儲器周期是多少？cache命中率是多少？五.（10分）某計算機的數據通路如圖B10.2所示，其中M—主存，MBR-主存數據寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC一程序計數器（具有自增能力），C,D--暫存器，ALU—算術邏輯單元（此處做加法器看待），移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。

請按數據通路圖畫出“ADD（RI）,（R2）+”指令的指令周期流程圖。該指令的含義是兩個數進行求和操作。其中源操作地址在寄存器R1中，目的操作數尋址方式為自增型寄存器間接尋址（先取地址后加1）。圖B10.2六.（9分）如果在一個CPU周期中要產生3個脈沖T,=200ns,T2=400ns,T3=200ns,試畫出時序產生器邏輯圖。七.（9分）某I/。系統有四個設備：磁盤（傳輸速率為500000位/秒），磁帶（200000位/秒，打印機（2000位/秒，CRT（1000位/秒），試用中斷方式，DMA方式組織此I/O系統。（畫出包括CPU部分總線控制在內的I/0方式示意圖，并略作文字說明）。（9分）下表列出某機的尋址方式有效地址E的算法，請在第2行中填寫尋址方式名稱。序號尋址方式名稱有效地址E算法說明(1)操作數在指令中(2)操作數在某寄存器內，指令給出寄存器號(3)E=DispDisp為偏移量(4)E=(B)B為基址寄存器(5)E=(B)+Disp(6)E=(I)*S+DispI為變址寄存器，S為比例因子（1,2,4,8）(7)E=(B)+(I)+Disp(8)E=(B)+(I)*S+Disp(9)指令地址二（PC）+DispPC為程序計數器本科生期末試卷1一.選擇題（每小題I分，共10分）.目前大多數集成電路生產中，所采用的基本材料為。A.單晶硅 B.非晶硅 C.睇化鋁D.硫化鎘.用16位字長（其中一位符號位）表示定點小數時，所能表示的數值范圍是。A.0W|N|W1-2"""B.0W|N|Wl-2Tli0W|N|Wl-VD.OW|N|W1.運算器雖有許多部件組成，但核心部件是。A.數據總線 B.算術邏輯運算單元 C.多路開關 D.累加寄存器.某計算機字長32位，其存儲容量為4MB,若按字編址，它的尋址范圍是。A.IMB.4MBC.4MD.1MB.常用的虛擬存貯系統由 兩級存貯器組成，其中輔存是大容量的磁表面存貯器。A.主存-輔存 B.快存-主存 C.快存-輔存 D.通用寄存器-主存.單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數以外，另一個數常需采用。A.堆棧尋址方式 B.立即尋址方式 C.隱含尋址方式 D.間接尋址方式.為確定下一條微指令的地址，通常采用斷定方式，其基本思想是。A.用程序計數器PC來產生后繼微指令地址.用微程序計數器uPC來產生后繼微指令地址C.通過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產生后繼微指令地址D.通過指令中指定一個專門字段來控制產生后繼微指令地址8,描述PCI總線中基本概念不正確的句子是。PCI總線是一個與處理器無關的高速外圍總線PCI總線的基本傳輸機制是猝發式傳送PCI設備一定是主設備D.系統中只允許有一條PCI總線.為了使設備相對獨立，磁盤控制器的功能全部轉移到設備中，主機與設備間采用 接口。A.SCSIB.專用C.ESDID.RISC.I/O標準接口SCSI中，一塊主適配器可以連接臺具有SCSI接口的設備。A.6B.7—15C.8D.10二.填空題（每小題3分，共15分）.IEEE754標準，一個浮點數由A、階碼E、尾數M三個域組成。其中階碼E的值等于指數的B加上一個固定C..相聯存儲器不按地址而是按A訪問的存儲器，在cache中用來存放B,在虛擬存儲器中用來存放C。.顯示適配器作為CRT和CPU的接口由A存儲器、B控制器、C三部分組成。.根據地址格式不同，虛擬存貯器分為A、B和C 三種。.CPU從主存取出一條指令并執行該指令的時間叫做A,它常用若干個B來表示，而后者又包含有若干個C0三(9分)證明:[x+y〃=[x]移+[y]補(mod2"");四（10分）設有兩個浮點數x=2&XS.，y=2'"xs”Ex=（-10）2,Sx=（+0.1001）2,Ey=（+10）2,Sy=（+0.1011）2o若尾數4位,數符1位，階碼2位,階符1位，求x+y=？并寫出運算步驟及結果。五.（9分）機字長32位，常規設計的存儲空間W32M,若將存儲空間擴展到256M,請提出一種可能的方案六（9分）畫出PCI總線結構框圖，說明三種橋的功能。七（9分）1）SCSI標準接口有什么特點？2）若設備的優先級依次為CD-ROM,掃描儀、硬盤、磁帶機、打印機，請用標準接口SCSI進行配置，畫出配置圖。.（10分）已知某機采用微程序控制方式，其控制存儲器容量為512X48（位），微程序可在整個控制存儲器中實現轉移，可控制微程序轉移條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示：微命令字段判別測試字段下地址字段一操作控制- 順序控制 微指令中的三個字段分別應多少位？畫出對應這種微指令格式的微程序控制器邏輯框圖。.（10分）利用SPARC指令系統寫出下表左邊部分指令的替代指令與實現方法（填入表中對應空白部分）指令功能替代指令實現方法MOV寄存器間傳送數據INC寄存器內容加1DEC寄存器內容減1NEG取負數NOT取反碼CLR清除寄存器十.（9分）CPU響應中斷應具備哪些條件？畫出中斷處理過程流程圖。本科生期末試卷十二.選擇題（每小題1分，共10分）.沒有外存貯器的計算機監控程序可以存放在

ARAMBROMCRAM和ROMDCPU.如果浮點數尾數用補碼表示，則判斷下列哪一項的運算結果是規格化數A1.11000B0.01110C1.00010 D0.01010.在定點二進制運算其中，減法運算一般通過來實現A原碼運算的二進制減法器 B補碼運算的二進制減法器C補碼運算的十進制加法器 D補碼運算的二進制加法器.某計算機字長32位，其存儲容量為4MB,若按半字編址，它的尋址范圍是A0 4MBB0 2MBC0 2MD0 1MB.在虛擬存貯器中，當程序正在執行時，由 完成地址映射.A程序員B編譯器C裝入程序D操作系統.指令系統中采用不同尋址方式的目的主要是A實現存貯程序和程序控制CA實現存貯程序和程序控制C可以直接訪問外存D提供擴展操作碼的可能并降低指令譯碼難度.同步控制是，A只適用于CPU控制的方式 B只適用于外圍設備控制的方式C由統一時序信號控制的方式 D所有指令執行時間都相同的方式.以下描述中基本概念不正確的句子是oAPCI總線不是層次總線BPCI總線采用異步時序協議和分布仲裁策略CFUTUREBUS*總線能支持64位地址DFUTUREBUS+總線適合于高成本的較大規模計算機系統.用于筆記本電腦的外存儲器一般是A軟磁盤B硬磁盤C固態盤D光盤.周期挪用方式常用于方式的輸入/輸出中。ADMAB中斷C程序傳送D通道填空題（每小題3分，共15分）.2000年，超級計算機最高運算速度達到A次。我國的B 號計算機的運算速度達到C次，使我國成為美國日本之后第三個擁有高速計算機的國家。.當今的CPU芯片除了包括定點運算器和控制器外，還包括A、B 運算器和C管理等部件。3,當代流行的標準總線內部結構包括：A總線，B總線，C總線和公用線。.每一種外設都是在它自己的A控制下進行工作，而A則通過B和C相連，并受C控制。.在計算機系統中，CPU對外圍設備的管理處程序查詢方式、程序中斷方式外，還有A方式，B方式，和C方式。.（9分）證明-[Y]tt=+[-Y]ih四（9分）設A=anan,i***aiao是已知的（n+l=5）位的二進制原碼，其中最高字位為符號位，畫出原碼轉換為補碼的電路圖。五（9分）用定量分析方法證明交叉存儲器帶寬大于順序存儲器帶寬。

六（10分）參見圖B12.1的數據通路，畫出指令"STA,Ri,（RJ”的指令周期流程圖，其含義是將寄存器R的內容傳送至（R2）地址的存儲器單元中。標出各微操作信號序列。A總線B總線圖B12.1七（9分）磁盤、磁帶、打印機三個設備同時工作，磁盤以30ns的間隔向控制器發DMA請求，磁帶以4511s的間隔發DMA請求，打印機以150us間隔發DMA請求。假定DMA控制器每完成一次DMA傳送所需時間為5US,畫出DMA控制器工作時空圖。）1（10分）有一臺磁盤機，其平均尋道時間為了30ms,平均旋轉等待時間為120ms,數據傳輸速率為500B/ms,磁盤機上存放著1000件每件3000B的數據。現欲把一件數據取走，更新后在放回原地，假設一次取出或寫入所需時間為：平均尋道時間+平均等待時間+數據傳送時間。另外，使用CPU更新信息所需時間為4ms,,并且更新時間同輸入輸出操作不相重疊。試問：磁盤上全部數據需要多少時間？若磁盤及旋轉速度和數據傳輸率都提高?倍，更新全部數據需要多少間？九.（10分）機器字長32位，主存容量為1MB,16個通用寄存器，共32條指令，請設計雙地址指令格式，要求有立即數、直接、寄存器、寄存器間接、變址、相對六種尋址方式。十（9分）請在下表中填寫CISC和RISC的主要特征對比比較內容CISCRISC指令系統指令數目指令格式尋址方式指令字長可訪存指令各種指令使用頻率各種指令執行時間優化編譯實現程序源代碼長度控制器實現方式軟件系統開發時間本科生期末試卷十三、選擇題（每小題I分，共10分）.計算機硬件能直接執行的只有。A.符號語言 B機器語言C匯編語言 D機器語言和匯編語言.假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校驗的字符碼是.A.11001011 B.11010110C.11000001 D.1100100.運算器的主要功能是進行。A.邏輯運算 B.算術運算 C.邏輯運算與算術運算 D.初等函數的運算.某計算機字長16位，它的存貯容量是64K,若按字編址，那么它的尋址范圍是A.64K B.32KC.64KBD.32KB.主存貯器和CPU之間增加cache的目的是.A.解決CPU和主存之間的速度匹配問題 B.擴大主存貯器的容量C.擴大CPU中通用寄存器的數量 D.擴大外存的容量.用于對某個寄存器中操作數的尋址方式稱為尋址。A.直接 B.間接 C.寄存器直接 D.寄存器間接.異步控制常用于作為其主要控制方式。A.在單總線結構計算機中訪問主存與外圍設備時.微型機的CPU中C硬布線控制器中D.微程序控制器中.系統總線中地址線的功能是.A.選擇主存單元地址 B.選擇進行信息傳輸的設備C.選擇外存地址 D.指定主存和I/O設備接口電路的地址.在微型機系統中，外圍設備通過與主板的系統總線相連接。A.適配器 B.設備控制器 C.計數器 D.寄存器.發生中斷請求的條件是?A.一條指令執行結束 B.一次I/O操作結束C.機器內部發生故障 D.一次DMA操作結束二、填空題（每小題3分，共15分）.表示法主要用于表示A數的階碼E,以利于比較兩個B 數的大小和C操作。

.存儲器的技術指標有A、B、C和存儲器帶寬。.尋址方式根據操作數的A 位置不同，多使用B 型和C 型。.當今的CPU芯片，除了包括定點運算器和控制器外，還包括A,B運算器和C管理等部件。.PCI總線采用A協議和B仲裁策略，具有C能力。三（10分）已知x=2"°xo.11011011,Y=2IOOX（-0.10101100）,求X+Y。（9分）某加法器進位鏈小組信號為c4c3c2G，低位來的進位信號為Co,請分別按下述兩種方式寫出C4c3c2G的邏輯表達式。（1）串行進位方式（2）并行進位方式（9分）一臺處理機具有如下指令格式：。6位2位3位 3位OPX源寄存器目標寄存器地址其格式表明有8個通用寄存器（長度16位，X為指定的尋址模式，主存最大容量為256K字1）假設不用通用寄存器也能宜接訪問主存的每一個操作數，并假設操作碼域OP=6位，請問地址碼域應該分配多少位？指令字長度應有多少位？2）假設X=U時，指定的那個通用寄存器用作基址寄存器，請提出一個硬件設計規則，使得被指定的通用寄存器能訪問1M的主存空間中的每一個單元。六（10分）假設某計算機的運算器框圖如圖B13.1所示，其中ALU為16位的加法器（高電平工作），Sa、Sb為16位鎖存器，4個通用寄存器由D觸發器組成，Q端輸出，其讀寫控制如下表所示：RR4RAjRR4RAj選擇1001011101110XX不讀出讀控制寫」隹制WWAoWAi選擇1001011101110XX不寫入LDSaLDSa圖B13.1要求：（1）設計微指令格式。（2）畫出ADD,SUB兩條微指令程序流程圖（不編碼）。七（9分）CPU響應中斷應具備哪些條件？畫出中斷處理過程流程圖。（9分）CPU執行一段程序時，cache完成存取的次數為5000次，主存完成存取的次數為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：Cache命中率H。Cache/主存系統的訪問效率e。平均訪問時間Ta。九（10分）I）簡要說明I/O標準接口SCSI的性能特點2）若設備優先級依次為CD-ROM,掃描儀、硬盤，畫出SCSI接口配置圖土（9分）用定量分析方法證明交叉存儲器帶寬大于順序存儲器帶寬。本科生期末試卷十四一、選擇題（每小題1分，共10分）.某寄存器中的值有時是地址，因此只有計算機的才能識別它。A.譯碼器B.判別程序C.指令D.時序信號.若［X］補=11010011,則X的十進制數真值是。A.71B.48C.65D.63.按其數據流的傳送過程和控制節拍來看，陳列乘法器可認為是.A.全串行運算的乘法器 B.全并行運算的乘法器C.串-并行運算的乘法器 D.并-串行運算的乘法器.存貯單元是指oA.存放一個二進制信息位的存貯元 B.存放一個機器字的所有存貯元集合C.存放一個字節的所有存貯元集合 D.存放兩個字節的所有存貯元集合.相聯存貯器是按進行尋址的存貯器。A.地址指定方式 B.堆棧存取方式 C.內容指定方式 D.地址指定與堆棧.寄存器間接尋址方式中，操作數處在oA.通用寄存器B.主存單元 C.程序計數器 D.堆棧.下面描述的RISC機器基本概念中不正確的句子是.A.RISC機器不一定是流水CPU B.RISC機器一定是流水CPUC.RISC機器有復雜的指令系統 D.CPU配置很少的通用寄存器.描述當代流行總線結構中基本概念不正確的句子是.A.當代流行總線的結構不是標準總線B.當代總線結構中，CPU和它私有的cache一起作為?個模塊與總線相連C.系統中只允許有一個這樣的CPU模塊.CRT的分辨率為1024X1024像素，像素的顏色數為256,則刷新存儲器的容量是A.512KBB.1MBC.256KBD.2MB.一臺計算機對n個數據源進行分時采集，送入主存，然后分時處理。采集數據時，最好的方案是使用。A.堆棧緩沖區 B.一個指針的緩沖區C.兩個指針的單緩沖區 D.n個指針的n個緩沖區二、填空題（每小題3分，共15分）.計算機系統中的存儲器分為A和B。在CPU執行程序時，必須將指令存放在C中。.為了實現運算器的A 采用了B—進位、C—乘除法等并行技術。.閃速存儲器能提供高性能、低功耗、高可靠性以及A—能力，為現有的B一體系結構帶來巨大變化，因此作為C用于便攜式電腦中。.硬布線控制器的設計方法是：先設計A流程圖，再利用B寫出綜合邏輯表達式，然后用C等邏輯電路實現。.CPU中，保存當前正在執行的指令的寄存器為A,保存當前正在執行的指令的地址的寄存器為B,保存CPU訪存地址的寄存器為C.H（10分）設有兩個浮點數M=2"XS"N2=2j2XS2,其中階碼2位，階符1位，尾數4位，數符1位。設j1=（-10）2 S.=（+0.1001）2j2=（+10）2 S2=（+0.1011）2求N1XN2,寫出運算步驟及結果，積的尾數占4位，要規格化結果，根據原碼陣列乘法器的計算步驟求尾數之積。四（9分）CPU執行一段程序時，cache完成存取的次數為3800次，主存完成存取的次數為200次，已知cache存取周期為50ns,主存為250ns,求cache/主存系統的效率和平均訪問時間。五（9分）指令格式結構如下，試分析指令格式及尋址方式特點。15 10 7 43 0OP—源寄存器變址寄存器位移量（16位）六（10分）已知MOV,ADD,COM,ADT四條指令微程序流圖B14.1,已知P（l）

圖B14.1的條件是指令寄存器OP字段，BPIRo,IR,,P（2）的條件碼是進位寄存器C”請設計畫出微程序控制器地址轉移邏輯圖。七（9分）某機器的中斷系統采用一級鏈路排隊，優先級別由設備距CPU的物理位置決定（遠低近高），如圖B14.2所示，DVC。是掃描儀，DVG是打印機…….如在某一時刻，掃描儀和打印機均產生一個事件，試問IRQ上的請求是誰發的？為什么？這一結論總是成立嗎？CPU IRQ圖B14.2）1（9分）已知某磁盤存儲器轉速為2400轉/分，每個記錄面道數為200道，平均查找時間為60ms,每道存儲容量為96Kbit,求磁盤的存取時間與數據傳播率。九（10分）某時序產生器的主要邏輯電路如圖B14.3所示，4）為脈沖時鐘源輸出的方波脈沖（頻率為10MHZ）,G-G為D觸發器，TlT,為四個輸出的節拍脈沖。1）試畫出C,C,C2,C3各觸發器Q端的波形和Ti-T,波形（要求兩個CPU周期，并說明脈沖寬度)2)如果要產生TlTs五個等間隔的節拍脈沖，問電路如何改進?圖B14.3土(9分)畫出PCI總線結構框圖，說明HOST總線、PCI總線、LAGACY總線的功能。本科生期末試卷十五一、選擇題(每小題1分，共10分).下列數中最大的數為.A.(10010101)2B.(227)8C.(96)8 D.(143)5.設32位浮點數中，符號位為1位，階碼為8位，尾數位為23位，則它所能表示的最大規格化正數為.A.+(2-2-23)X2+l27 B.[1+(1-2-23)]X2+I27C.+(2-223)X2+255 D.2+l27-223.四片74181ALU和一片74182CLA器件相配合，具有如下進位傳送功能?A.行波進位 B.組內先行進位，組間先行進位C.組內先行進位，組間行波進位 D.組內行波進位，組間先行進位.某計算機字長32位，其存儲容量為8MB,若按字編址，它的尋址范圍是oA.IMB.4MBC.4MD.2MB.以下四種類型的半導體存儲器中，以傳輸同樣多的字為比較條件，則讀出數據傳輸率最高的是?A.DRAMB.SRAMC.閃速存儲器D.EPROM.位操作類指令的功能是.A.對CPU內部通用寄存器或主存某一單元任一位進行狀態檢測(0或1)B.對CPU內部通用寄存器或主存某一單元任一位進行狀態強置(0或1)C.對CPU內部通用寄存器或主存某一單元任一位進行狀態檢測或強置D.進行移位操作.操作控制器的功能是。A.產生時序信號 B.從主存取出一條指令 C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產生有關的操作控制信號，以解釋執行該指令.采用串行接口進行七位ASCH碼傳送，帶有一位奇偶校驗位為1位起始位和1位停止位，當波特率為9600波特時，字符傳送速率為.A.960 B.873 C.1371 D.480.3.5英寸軟盤記錄方式采用。A.單面雙密度 B.雙面雙密度C.雙面高密度 D.雙面單密度.通道對CPU的請求形式是.A.自陷 B.中斷 C.通道命令 D.跳轉指令二、填空題（每小題3分，共15分）.Cache是一種A存儲器，是為了解決CPU和主存之間B不匹配而采用的一項重要的硬件技術。現發展為C體系。.一個較完善的指令系統應包含A類指令，B二類指令，C一類指令，程序控制類指令，I/O類指令，字符串類指令，系統控制類指令。.并行處理技術已經成為計算機發展的主流。它可貫穿于信息加工的各個步驟和階段概括起來，主要有三種形式：A并行:B并行；C并行。.為了解決多個A同時范爭總笠，B—必須具有C—部件。.磁表面存儲器主要技術指標有：A.B,C 和數據色諭速率三（10分）設左卜卜=01111,［丫很=11101,用帶求補器的補碼陣列乘法器求出乘枳X?Y=?并用十進制數乘法驗證。四（9分）指令格式如下所示。op為操作碼字段，試分析指令格式的特點。31 26 22 1817 1615 0OP—源寄存器變址寄存器偏移量五（9分）如圖B15.1（A）是某SRAM的寫入時序圖，其中R/討是讀寫命令控制線,R/卬線為低電平時，存貯器按給定地址把數據線上的數據寫入存貯器。請指出圖中寫入時地址oX②X@TOC\o"1-5"\h\z數據 ④ X⑤cs~\ r代/尸\ 「

圖B15.1序的錯誤，并畫出正確的寫入時序圖。六（10分）如圖B15.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統可以實圖B15.2行凡重？并分析圖中的中斷過程。七（9分）證明：一個m段流水線處理器和具有m個并行部件的處理器一樣具有同等水平的吞吐能力。（10分）軟盤驅動器使用雙面雙密度軟盤，每面有80道，每道15扇區，每個扇區存儲512B。已知磁盤轉速為360轉/分，假設找道時間為l（M0ms,今寫入38040B,平均需要多少時間？最長時間是多少？九（9分）試分析圖B15.3所示寫電流波形屬于何種記錄方式。圖B15.3十（10分）硬布線控制器的指令周期，流程圖如圖B15.4所示。請寫出RD、WE、LDAR、LDDR,LDAC、（+）、LDPC各控制信號邏輯表達式。（其中Wl—W6為節拍電位信號，每

個節拍電位包含T1-T4四個時鐘周期信號。)A.個節拍電位包含T1-T4四個時鐘周期信號。)A.100億次B.1000億次 D.10000億次2.某機字長Tn.W中1位即7條尾數。若用定點4Ann則最大L>L/ Cj1/A r\\-)lJc.整體式并行一個raRls,串行多個1含1d1.雙端口存儲器所以能高速乙~9一?-為采用。A.高速芯片 B.兩套相互獨立的讀寫電路C.流水技術 D.新型器件.堆棧尋址方式中，設A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元，如果進棧操恨：(A)fMsi),(SP)TfSP,那么出棧操作的動作應為?A.(MG-A,(SP)+lfSPB.(SP)+lfSP,(Msp)-AC.(SP)-IfSP,(Msr)-AD.(Msp)-A,(SP)-IfSP.描述流水CPU基本概念不正確的句子是?A.流水CPU是以空間并行性為原理構造的處理器.流水CPU一定是RISC機器C.流水CPU一定是多媒體CPUD.流水CPU是一種非常經濟而實用的時間并行技術.多總線結構的計算機系統，采用方法，對提高系統的吞吐能力最有效。A.多端口存貯器 B.提高主存的速度C.交叉編址多模存貯器 D.高速緩沖存貯器.帶有處理器的設備一般稱為設備。A.智能化B.交互式 C.遠程通信 D.過程控制.通道程序是由組成。A.I/O指令 B.通道指令(通道控制字)C.通道狀態字二.填空題(每小題3分，共15分).多個用戶共享主存時，系統應提供A?通常采用的方法是B保護和C保護，并用硬件來實現。.RISC指令系統最大特點是：A；B 固定；C種類少。.流水CPU是以A為原理構造的處理器，是一種非常B的并行技術。目前的c微處理器幾乎無一例外地使用了流水技術。.衡量總線性能的重要指標是Ao它定義為本身所能達到的最高B?PCI總線的指標可達C 。.虛擬存貯器通常由主存和A兩級存貯系統組成。為了在一臺特定的機器上執行程序，必須把B映射到這臺機器主存貯器的C 空間上，這個過程稱為地址映射。H(9分)S、E、M三個域組成的一個32位二進制字所表示的非零規格化浮點數X,S=1位，E=8位，M=23位。其值表示為：X=(-1)SX(l.M)X2E128,問它所表示的規格化的最大正數，最小正數，最大負數，最小負數。四(9分)已知X=-0.011LY=+0.11001,求［X］補，［-X］補，［Y］補，［-Y］補，X+Y=?,X-Y=?五(9分)某計算機系統的內存儲器由cache和主存構成，cache的存取周期為45納秒，主存的存取周期為200納秒。已知在一段給定的時間內，CPU共訪問內存4500次，其中340次訪問主存。問：cache的命中率是多少？CPU訪問內存的平均時間是多少納秒？Cache-主存系統的效率是多少？六(10分)已知MOV,ADD,COM,ADT四條指令微程序流圖，已知P(1)的條件是指令寄存器0P字段，即IR0,IR,,P(2)的條件碼是進位寄存器C」，請設計畫出微程序控制器地址轉移邏輯圖。0000/一=00000000/一=0000 /一Lz0000 /—0000R2+R3今r?圖B16.1七（9分）總線的一次信息傳送過程大致分哪幾個階段？若采用異步定時協議，請畫出讀數據的異步時序圖來說明。）\（10分）參見圖B16.2,這是一個二維中斷系統，請問：（1）在中斷情況下，CPU和設備的優先級如何考慮？請按降序排列各設備的中斷優先級。（2）若CPU現執行設備B的中斷服務程序，的狀態是什么？如果CPU的執行設備D的中斷服務程序，IM。，IMi,1注的狀態又是什么？（3）每一級的IM能否對某個優先級的個別設備單獨進行屏蔽？如果不能，采取什么方法可達到目的？（4）若設備C一提出中斷請求，CPU立即進行響應，如何調整才能滿足此要求？高優先權低2級IR1I1IR設備〃ICPU設備A

A—■設備高優先權低2級IR1I1IR設備〃ICPU設備A

A—■設備8

ft—。級JR九(10分)請在下表中填寫CISC和RISC的主要特征時比比較內容CISCRISC指令系統指令數目指令格式尋址方式指令字長可訪存指令各種指令使用頻率各種指令執行時間優化編譯實現程序源代碼長度控制器實現方式軟件系統開發時間本科生期末試卷十七、選擇題(每小題I分，共10分)1.50年代，為了發揮的效率，提出了技術，從而發展了操作系統，通過它對進行管理和調度。A.計算機操作系統計算機B.計算并行算法C.硬件設備多道程序硬軟資源D.硬件設備晶體管計算機.下列表達式中正確的運算結果為o(10101)2X(2)10=(20202)2(10101)3X(2),o=(20202)3(10101)3X(3),0=(30303)3(101010)3-(20202)3=(11011)3.算術/邏輯運算單元74181ALU可完成.A.16種算術運算功能B.16種邏輯運算功能C.16種算術運算功能和16種邏輯運算功能 D.4位乘法運算和除法運算功能.某計算機字長為32位，其存儲容量為16Mx32位，它的地址線和數據線的總和是A.16B.32C.64D.56.采用虛擬存貯器的主要目的是?A.提高主存貯器的存取速度B.擴大主存貯器的存貯空間，并能進行自動管理和調度C.提高外存貯器的存取速度D.擴大外存貯器的存貯空間.程序控制類指令的功能是。A.進行算術運算和邏輯運算 B.進行主存與CPU之間的數據傳送C.進行CPU和I/O設備之間的數據傳送 D.改變程序執行的順序.由于CPU內部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用來規定。A.主存中讀取一個指令字的最短時間 B.主存中讀取一個數據字的最長時間C.主存中寫入一個數據字的平均時間 D.主存中取一個數據字的平均時間.系統總線中控制線的功能是.A.提供主存、I/O接口設備的控制信號和響應信號B.提供數據信息C.提供時序信號D.提供主存、I/O接口設備的響應信號.計算機的外圍設備是指.A.輸入/輸出設備 B.外存儲器C.遠程通信設備 D.除了CPU和內存以外的其它設備.某中斷系統中，每抽取一個輸入數據就需耍中斷CPU一次，中斷處理程序接受取樣的數據，并將其保存到主存緩沖區內。該中斷處理需要x秒。另一方面，緩沖區內每存儲N個數據，主程序就將其取出進行處理，這種處理需要y秒。因此該系統可以跟蹤到每秒次中斷請求。A.N/(Nx+y)B.N/(x+y)NC.min[l/x,1/y]D.max[l/x,1/y]二、填空題(每小題3分，共15分).重寫型光盤分A和B兩種，用戶可對這類光盤進行C信息。.計算機系統中，下列部件都能夠存儲信息：①主存②CPU內的通用寄存器③cache④磁帶⑤磁盤。按照CPU存取速度排列，由快到慢依次為A,其中，內存包括B；屬于外存的是Co.多路型DMA控制器不僅在A 上而且在B 上可以連接多個設備，適合于連接C設備。.總線同步定時協議中，事件出現在總線的A 由B信號確定，C周期的長度是固定的。.RISC機器一定是ACPU,但后者不一定是RISC機器。奔騰CPU是BCPU,但奔騰機是C機器。三(10分)證明：[X+Y]產[X]移+[Y]補 (mod2n+1)四(9分)某機字長32位，定位表示，尾數31位，數符1位，問：(1)定點原碼整數表示時，最大正數是多少？最小負數是多少？(2)定點原碼小數表示時，最大正數是多少？最小負數是多少？五(9分)如圖