5.1異步時序邏輯電路模型（一）異步時序邏輯電路的分類異步時序電路可以從不相同的角度進行分類。?沖異步時序電路和電平異步時序電路輸入信號有脈沖信號和電平信號兩種。所謂電平信號是以電平的高低來表示信號；而脈沖信號是以脈沖的有無來表示信號。依照輸入信號的不相同，異步時序電路又分脈脈沖時序電路和電平異步時序電路兩種。若是加到異步時序電路的輸入為脈沖，則稱為脈沖異步時序電路；反之，如果輸入信號為電平.則稱為電平異步時序電路。.米勒電路和莫爾電路依照輸出與輸入的不相同關系，異步時序電路有米勒電路和莫爾電路兩種類型。若是電路的輸出狀態不但與輸入狀態有關，還與二次狀態有關，這樣的異步時序電路稱米勒電路；若是電路的輸出狀態僅與二次狀態有關，而與輸入狀態沒關，這樣的異步時序電路稱為莫爾電路。（二）異步時序邏輯電路的一般結構異步時序電路由組合電路和儲藏電路兩部分組成。脈沖異步時序電路的存儲電路常采用觸發器，它可以是時鐘控制觸發器，也可以是基本R-S觸發器。在使用時鐘控制觸發器時，觸發器不被一致的時鐘脈沖同步，每個觸發器的時鐘端作為一個獨立的輸入端。電平異步時序電路的儲藏電路采用延緩元件，它可以是外加的延緩元件，也可以利用反響回路的附加延緩。脈沖異步時序電路與同步時序電路的主要差別是電路的狀態改變方式不同，前者在輸入信號的控制下改變狀態，此后者卻在同一時鐘脈沖控制下改變狀態。這一差別以致了脈沖異步時序電路和同步時序電路在解析和設計方法上都有若干差別。一、5.2脈沖異步時序邏輯電路脈沖異步時序電路狀態的改變直接依賴于輸入脈沖，即每來一個輸入脈沖，電路狀態發生一次變化。由于觸發器沒有公共的時鐘脈沖來同步，電路狀態的變換將不可以預測。為了使脈沖異步時序電路可靠工作，對脈沖異步時序電路的輸入信號應作以下規定：（1）不相贊同在兩個（或兩個以上）輸入端同時加輸入脈沖；（2）第二個輸入脈沖的到來，必定在第一個輸入脈沖所引起的整個電路的響應完好結束此后。依照脈沖異步時序電路對輸入信號所作的限制，有n個輸入端的電路，僅有n十1種不相同的輸入組合。且任意兩組輸入之間必定有足夠的時間間隔，以保證后一組輸入脈沖必定在前一組輸入脈沖引起的所有響應結束此后才到來。((1)

一）脈沖異步時序邏輯電路的解析解析脈沖異步時序電路的方法與解析同步時序電路的方法十分相似。即寫出輸出函數和激勵函數表達式;⑵列出狀態真值表；⑶列出次態真值表；⑷作狀態圖和狀態表；⑸說明電路的邏輯功能。(1二）脈沖異步時序邏輯電路的設計脈沖異步時序電路的設計方法與同步時序電路基真相同。脈沖異步時序電路的設計步驟為(1)⑵⑶⑷⑸

依照設計要求的文子描述建立原始狀態圖和狀態表；進行狀態簡化建立最小化狀態表;進行狀態分配，建立二進制狀態表；寫出激勵函數和輸出函數表達式;畫邏輯電路圖。由于脈沖異步時序電路有自己的特點，使得設計過程的某些細節與同步時序電路的設計有所不相同：(1狀態圖和狀態表的格式略有不相同,對于有n個輸入端的脈沖異步時序電)路僅需考慮n種輸入組合。⑵在米用時鐘控制觸發器作儲藏電路時，各觸發器時鐘端和激勵端的激勵函數需結合各觸發器狀態轉移情況逐級加以考慮。?3電平異步時序邏輯電路(一）電平異步時序邏輯電路的特點和描述方法電平異步時序電路由門電路或由門電路和基本R-S觸發器組成。電路的輸入是電平信號，這種電路的狀態變化依賴于輸入電平的變化。在電平異步時序電路中，狀態有牢固狀態和不牢固狀態之分t平時用總態來表示電路的狀態。若是電路所處的某一總態是牢固的，則稱該總態為牢固總態，反之，則稱為不牢固總態。但這種不牢固狀態是暫時的，經過一段延緩后，終將達到牢固總態。為使電路的狀態按正確的規律變化，電平異步時序電路輸入電平的變化必定加以限制。為此規定，每次只贊同一個輸入信號發生變化，即不相贊同兩個或兩個以七的輸入信號同時發生變化，且任意兩次輸入電平變化之間必定有足夠長的時間間隔，以保證前一輸入電平變化引起的總態變化已經結束，進入新的牢固總態后，后一輸入電平才能發生變化。(二)電平異步時序邏輯電路的解析電平異步時序電路的解析是依照給定電路作出流程表，狀態轉移表或時間圖等來說明電路的邏輯功能。解析步驟一般為(1)依照給定邏輯電路圖寫出激勵函數和輸出函數表達式；(2)作出狀態轉移表和流程表；(3)說明電路的邏輯功能。(三)電平異步時序邏輯電路的競爭現象在輸入發生變化時，由于門電路的平均延緩時間不相同，很難展望終歸哪一個"狀態變量變化速度快。各個狀態變量變化速度的.不相同，引起兩個(或兩個以上)狀態變量同時發生變化，出現了多個過渡狀態。不相同的過渡狀態將使電路進入不相同的牢固總態i這種現象稱為競爭現象。競爭有非臨界競爭和臨界競爭之分。若是競爭的結果以致電路最后進入同一牢固總態，則稱這種競爭為非臨界競爭。反之，若是競爭結果以致電路最后進入不相同的牢固總態，則稱這種競爭為臨界競爭。當電路從某一個總態出發，輸入作相鄰變化時，產生臨界競爭的必要條件可概括為輸入發生變化時，引起兩個(或兩個以上)狀態變量同時發生變化;輸入變化后流程表的相應列存在兩個(或兩個以上)的牢固總態。非臨界競爭的存在不影響電路的正確工作，不但不用加以除掉，有時還可以利用它來提高電路的工作速度。臨界競爭的存在卻要影響電路的正確工作，必定想法除掉它。除掉臨界競爭的基本思想是破壞上述兩個產生臨界競爭的必要條件。