5鎖存器和觸發器5.1雙穩態存儲單元電路5.2鎖存器5.3觸發器的電路結構和工作原理5.4觸發器的邏輯功能15鎖存器和觸發器5.1雙穩態存儲單元電路5.2鎖存本章學習基本要求1、掌握鎖存器、觸發器的電路結構和工作原理；2、熟練掌握SR觸發器、JK觸發器、D觸發器及T觸發器的邏輯功能；3、正確理解鎖存器、觸發器的動態特性。2本章學習基本要求1、掌握鎖存器、觸發器的電路結構和工作原理；

時序邏輯電路:鎖存器和觸發器是構成時序邏輯電路的基本邏輯單元。結構特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。工作特征：時序邏輯電路的工作特點是任意時刻的輸出狀態不僅與當前的輸入信號有關，而且與此前電路的狀態有關。

3時序邏輯電路:鎖存器和觸發器是構成時序邏輯電路的基本邏輯單反饋5.1.2雙穩態存儲單元電路Q端的狀態定義為電路輸出狀態。電路有兩個互補的輸出端1.電路結構4反饋5.1.2雙穩態存儲單元電路Q端的狀態定義為電路2、數字邏輯分析——電路具有記憶1位二進制數據的功能。

如Q=1如Q=01001011052、數字邏輯分析——電路具有記憶1位二進制數據的功能。如5.2.1SR鎖存器5.2鎖存器5.2.1D鎖存器65.2.1SR鎖存器5.2鎖存器5.2.1D鎖5.2.1SR鎖存器5.2鎖存器1.基本SR鎖存器初態：R、S信號作用前Q端的狀態，用Qn表示。次態：R、S信號作用后Q端的狀態，用Qn+1表示。75.2.1SR鎖存器5.2鎖存器1.基本SR鎖存器881)工作原理R=0、S=0狀態不變00若初態Qn=1101若初態

Qn=00100091)工作原理R=0、S=0狀態不變00若初態Qn=無論初態Qn為0或1，鎖存器的次態為為1態。信號消失后新的狀態將被記憶下來。01若初態Qn=1101若初態Qn=0010010R=0、S=1置110無論初態Qn為0或1，鎖存器的次態為為1態。信號消失后新無論初態Qn為0或1，鎖存器的次態為0態。信號消失后新的狀態將被記憶下來。10若初態Qn=1110若初態Qn=0100101R=1、S=0置011無論初態Qn為0或1，鎖存器的次態為0態。信號消失后新的1100S=1、R=1無論初態Qn為0或1，觸發器的次態、都為0。狀態不確定約束條件:SR=0當S、R同時回到0時，由于兩個與非門的延遲時間無法確定，使得鎖存器最終穩定狀態也不能確定。觸發器的輸出既不是0態，也不是1態121100S=1、R=1無論初態Qn為0或1，觸發器的次3）工作波形133）工作波形13反饋輸入端輸出端由兩個與非門組成

電路結構與邏輯符號

鎖存器由邏輯門加反饋電路構成，電路有兩個互補的輸出端Q和,其中Q的狀態稱為鎖存器的狀態。用與非門構成的基本SR鎖存器國標邏輯符號14反饋輸入端輸出端由兩個與非門組成電路結構與邏輯符號

2、工作原理1)無有效電平輸入（S=R=1）時，鎖存器保持穩定狀態不變11若初態Qn=1若初態

Qn=010101011152、工作原理1)無有效電平輸入（S=R=1）時，鎖存器保2)在有效電平作用下（S=0、R=1），無論初態Qn為0或1，鎖存器都會轉變為1態。

01若初態Qn=1若初態Qn=0101010110這種情況稱將鎖存器置1或置位。S端稱為鎖存器的置1端或置位端。162)在有效電平作用下（S=0、R=1），無論初態Qn

3)在有效電平作用下（S=1、R=0

），無論初態Qn為0或1，鎖存器都會轉變為0態。10初態Qn=xx10這種情況稱將鎖存器置0或復位。R端稱為鎖存器的置0端或復位端。173)在有效電平作用下（S=1、R=0），無論初態Q4)當（S=0、R=0）時，無論初態Qn為0或1，鎖存器狀態不定。

00初態Qn=x11

R=0、S=0時：Q=Q=1，不符合鎖存器的邏輯關系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定鎖存器是處于1狀態還是0狀態。所以鎖存不允許出現這種情況，這就是基本RS鎖存器的約束條件。此狀態為不定狀態。為避免不定狀態，對輸入信號應加S+R=1的約束條件。184)當（S=0、R=0）時，無論初態Qn為0或1，3、觸發方式011010置1端置0端基本鎖存器的觸發方式屬電平觸發。

193、觸發方式011010置1端置0端基本鎖存器的觸發方式屬電S

R

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

0

0

0

不定

0

0

1

不定

4、邏輯功能邏輯功能表R+S=1保持置1置零不定鎖存器的新狀態Qn+1（也稱次態）不僅與輸入狀態有關，也與鎖存器原來的狀態Qn（也稱現態或初態）有關。20SR1100111101010畫工作波形的方法(與非門鎖存器）：

1.根據鎖存器動作特征確定狀態變化的時刻；

2.根據觸發器的邏輯功能確定Qn+1。

011101110111011100不定

不變

不定

置1

不變

置1

不變

置0

不變

工作波形能直觀地表示其輸入信號與輸出的時序關系。

21畫工作波形的方法(與非門鎖存器）：0111011101110例2運用基本SR鎖存器消除機械開關觸點抖動引起的脈沖輸出。22例2運用基本SR鎖存器消除機械開關觸點抖動引起的脈硬件設計——去抖動電路23硬件設計——去抖動電路232.邏輯門控SR鎖存器電路結構

國標邏輯符號簡單SR鎖存器使能信號控制門電路鎖存使能輸入端242.邏輯門控SR鎖存器電路結構2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：狀態發生變化。狀態不變Q3=SQ4=R鎖存使能輸入端252、工作原理S=0，R=0：Qn+1=QnS=1，R=0例3邏輯門控SR鎖存器的E、S、R的波形如下圖所示，鎖存器的原始狀態為Q=0，26例3邏輯門控SR鎖存器的E、S、R的波形如下圖所示，鎖5.2.2D鎖存器1.邏輯門控D鎖存器國標邏輯符號邏輯電路圖275.2.2D鎖存器1.邏輯門控D鎖存器國標邏輯符號邏輯=SS=0R=1D=0Q=0D=1Q=1E=0不變E=1=

DS=1R=0D鎖存器的功能表置10111置01001保持不變不變×0功能QDEQ邏輯功能28=SS=0R=1D=0Q=0D=1Q=1E2.傳輸門控D鎖存器

(c)E=0時(b)E=1時(a)電路結構TG2導通，TG1斷開

TG1導通，TG2斷開Q=DQ不變292.傳輸門控D鎖存器(c)E=0時(b)E=1例4

工作波形30例4工作波形303.D鎖存器的動態特性定時圖:表示電路動作過程中，對各輸入信號的時間要求以及輸出對輸入信號的響應時間。

313.D鎖存器的動態特性定時圖:表示電路動作過程中，對各輸入74HC/HCT373八D鎖存器

4.典型集成電路3274HC/HCT373八D鎖存器

4.典型集成電路3274HC/HCT373的功能表工作模式輸入內部鎖存器狀態輸出LEDnQn使能和讀鎖存器

（傳送模式）LHLLLLHHHH鎖存和讀鎖存器LLL*LLLLH*HH鎖存和禁止輸出H×××高阻H×××高阻L*和H*表示門控電平LE由高變低之前瞬間Dn的邏輯電平。3374HC/HCT373的功能表工作模式輸入內部鎖存器作業題238頁：5.2.4，5.2.5

34作業題238頁：5.2.4，5.2.5345鎖存器和觸發器5.1雙穩態存儲單元電路5.2鎖存器5.3觸發器的電路結構和工作原理5.4觸發器的邏輯功能355鎖存器和觸發器5.1雙穩態存儲單元電路5.2鎖存本章學習基本要求1、掌握鎖存器、觸發器的電路結構和工作原理；2、熟練掌握SR觸發器、JK觸發器、D觸發器及T觸發器的邏輯功能；3、正確理解鎖存器、觸發器的動態特性。36本章學習基本要求1、掌握鎖存器、觸發器的電路結構和工作原理；

時序邏輯電路:鎖存器和觸發器是構成時序邏輯電路的基本邏輯單元。結構特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。工作特征：時序邏輯電路的工作特點是任意時刻的輸出狀態不僅與當前的輸入信號有關，而且與此前電路的狀態有關。

37時序邏輯電路:鎖存器和觸發器是構成時序邏輯電路的基本邏輯單反饋5.1.2雙穩態存儲單元電路Q端的狀態定義為電路輸出狀態。電路有兩個互補的輸出端1.電路結構38反饋5.1.2雙穩態存儲單元電路Q端的狀態定義為電路2、數字邏輯分析——電路具有記憶1位二進制數據的功能。

如Q=1如Q=010010110392、數字邏輯分析——電路具有記憶1位二進制數據的功能。如5.2.1SR鎖存器5.2鎖存器5.2.1D鎖存器405.2.1SR鎖存器5.2鎖存器5.2.1D鎖5.2.1SR鎖存器5.2鎖存器1.基本SR鎖存器初態：R、S信號作用前Q端的狀態，用Qn表示。次態：R、S信號作用后Q端的狀態，用Qn+1表示。415.2.1SR鎖存器5.2鎖存器1.基本SR鎖存器4281)工作原理R=0、S=0狀態不變00若初態Qn=1101若初態

Qn=001000431)工作原理R=0、S=0狀態不變00若初態Qn=無論初態Qn為0或1，鎖存器的次態為為1態。信號消失后新的狀態將被記憶下來。01若初態Qn=1101若初態Qn=0010010R=0、S=1置144無論初態Qn為0或1，鎖存器的次態為為1態。信號消失后新無論初態Qn為0或1，鎖存器的次態為0態。信號消失后新的狀態將被記憶下來。10若初態Qn=1110若初態Qn=0100101R=1、S=0置045無論初態Qn為0或1，鎖存器的次態為0態。信號消失后新的1100S=1、R=1無論初態Qn為0或1，觸發器的次態、都為0。狀態不確定約束條件:SR=0當S、R同時回到0時，由于兩個與非門的延遲時間無法確定，使得鎖存器最終穩定狀態也不能確定。觸發器的輸出既不是0態，也不是1態461100S=1、R=1無論初態Qn為0或1，觸發器的次3）工作波形473）工作波形13反饋輸入端輸出端由兩個與非門組成

電路結構與邏輯符號

鎖存器由邏輯門加反饋電路構成，電路有兩個互補的輸出端Q和,其中Q的狀態稱為鎖存器的狀態。用與非門構成的基本SR鎖存器國標邏輯符號48反饋輸入端輸出端由兩個與非門組成電路結構與邏輯符號

2、工作原理1)無有效電平輸入（S=R=1）時，鎖存器保持穩定狀態不變11若初態Qn=1若初態

Qn=010101011492、工作原理1)無有效電平輸入（S=R=1）時，鎖存器保2)在有效電平作用下（S=0、R=1），無論初態Qn為0或1，鎖存器都會轉變為1態。

01若初態Qn=1若初態Qn=0101010110這種情況稱將鎖存器置1或置位。S端稱為鎖存器的置1端或置位端。502)在有效電平作用下（S=0、R=1），無論初態Qn

3)在有效電平作用下（S=1、R=0

），無論初態Qn為0或1，鎖存器都會轉變為0態。10初態Qn=xx10這種情況稱將鎖存器置0或復位。R端稱為鎖存器的置0端或復位端。513)在有效電平作用下（S=1、R=0），無論初態Q4)當（S=0、R=0）時，無論初態Qn為0或1，鎖存器狀態不定。

00初態Qn=x11

R=0、S=0時：Q=Q=1，不符合鎖存器的邏輯關系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定鎖存器是處于1狀態還是0狀態。所以鎖存不允許出現這種情況，這就是基本RS鎖存器的約束條件。此狀態為不定狀態。為避免不定狀態，對輸入信號應加S+R=1的約束條件。524)當（S=0、R=0）時，無論初態Qn為0或1，3、觸發方式011010置1端置0端基本鎖存器的觸發方式屬電平觸發。

533、觸發方式011010置1端置0端基本鎖存器的觸發方式屬電S

R

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

0

0

0

不定

0

0

1

不定

4、邏輯功能邏輯功能表R+S=1保持置1置零不定鎖存器的新狀態Qn+1（也稱次態）不僅與輸入狀態有關，也與鎖存器原來的狀態Qn（也稱現態或初態）有關。54SR1100111101010畫工作波形的方法(與非門鎖存器）：

1.根據鎖存器動作特征確定狀態變化的時刻；

2.根據觸發器的邏輯功能確定Qn+1。

011101110111011100不定

不變

不定

置1

不變

置1

不變

置0

不變

工作波形能直觀地表示其輸入信號與輸出的時序關系。

55畫工作波形的方法(與非門鎖存器）：0111011101110例2運用基本SR鎖存器消除機械開關觸點抖動引起的脈沖輸出。56例2運用基本SR鎖存器消除機械開關觸點抖動引起的脈硬件設計——去抖動電路57硬件設計——去抖動電路232.邏輯門控SR鎖存器電路結構

國標邏輯符號簡單SR鎖存器使能信號控制門電路鎖存使能輸入端582.邏輯門控SR鎖存器電路結構2、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：狀態發生變化。狀態不變Q3=SQ4=R鎖存使能輸入端592、工作原理S=0，R=0：Qn+1=QnS=1，R=0例3邏輯門控SR鎖存器的E、S、R的波形如下圖所示，鎖存器的原始狀態為Q=0，60例3邏輯門控SR鎖存器的E、S、R的波形如下圖所示，鎖5.