1、數字電子技術總復習第1頁第一章 邏輯代數一、二進制數表示法1.任意(N)進制數展開式普遍形式： 第 i 位系數 第 i 位權2. 幾個慣用進制數之間轉換(1) 二-十轉換：(2) 十-二轉換：整數轉換-連除法小數轉換-連乘法快速轉換法：拆分法第2頁(3) 二-八轉換:(4) 八-二轉換:（5）二-十六轉換：（6）十六-二轉換：第3頁二進制代碼：編碼后二進制數。用二進制代碼表示十個數字符號 0 9，又稱為 BCD 碼（Binary Coded Decimal ）幾個常見BCD代碼：8421碼余 3 碼2421碼5211碼余 3 循環碼二、二進制代碼二-十進制代碼：有權碼無權碼第4頁三、 基本和慣

2、用邏輯運算1. 與邏輯：ABY&2. 或邏輯：ABY13. 非邏輯：AY1第5頁(1) 與非邏輯 (NAND)(2) 或非邏輯 (NOR)(3) 與或非邏輯 (AND OR INVERT)AB&4. 幾個慣用復合邏輯運算AB1AB&CD1第6頁(4) 異或邏輯(ExclusiveOR)(5) 同或邏輯(ExclusiveNOR)(異或非)AB=1AB=1= AB第7頁5. 邏輯符號對照美國符號ABYAY國家標準符號AB&A1ABYAB1第8頁國家標準符號美國符號AB&ABYAB=1ABYABYAB1第9頁或：0 + 0 = 01 + 0 = 11 + 1 = 1 與：0 0 = 00 1 =

3、01 1 = 1 非：（二、）變量和常量關系(變量：A、B、C)或：A + 0 = AA + 1 = 1與:A 0 = 0A 1 = A 非：四、 公式和定理（一、） 常量之間關系(常量：0 和 1 )第10頁（三、）與普通代數相同定理交換律結合律分配律（四、）邏輯代數一些特殊定理同一律A + A = AA A = A還原律德 摩根定理第11頁 將Y 式中“.”換成“+”,“+”換成“.” “0”換成“1”,“1”換成“0” 原變量換成反變量，反變量換成原變量（五、）關于等式三個規則1. 代入規則：等式中某一變量都代之以一個邏輯函數，則等式依然成立。2. 反演規則：不屬于單個變量上反號應保留不

4、變運算次序：括號 乘 加注意:第12頁3. 對偶規則：假如兩個表示式相等，則它們對偶式也一定相等。將 Y 中“. ”換成“+”,“+”換成“.” “0” 換成“1”,“1”換成“0” 第13頁（六、）若干慣用公式推廣第14頁（七、）關于異或運算一些公式異或同或AB(1) 交換律(2) 結合律(3) 分配律(4) 常量和變量異或運算(5) 因果交換律假如則有= ABAB第15頁（一、）標準與或表示式五、 邏輯函數標準與或式和最簡式標準與或式就是最小項之和形式1. 最小項概念：2. 最小項性質：(1) 任一最小項，只有一組對應變量取值使其值為 1 ；(2) 任意兩個最小項乘積為 0 ；(3) 全體

5、最小項之和為 1 。3. 最小項編號：第16頁4. 最小項是組成邏輯函數基本單元 任何邏輯函數都是由其變量若干個最小項組成，都能夠表示成為最小項之和形式。第17頁六、 邏輯函數公式化簡法一、并項法:（與或式最簡與或式）公式定理二、吸收法：三、消去法：四、配項消項法：第18頁七、 邏輯函數圖形化簡法（一、）邏輯變量卡諾圖(Karnaugh maps)2. 卡諾圖特點：用幾何相鄰表示邏輯相鄰(1) 幾何相鄰：相接 緊挨著相對 行或列兩頭相重 對折起來位置重合(2) 邏輯相鄰：兩個最小項只有一個變量不一樣化簡方法：邏輯相鄰兩個最小項能夠合并成一項，并消去一個因子。1. 卡諾圖畫法：第19頁3. 卡諾

6、圖中最小項合并規律：(1) 兩個相鄰最小項合并能夠消去一個因子(2) 四個相鄰最小項合并能夠消去兩個因子(3) 八個相鄰最小項合并能夠消去三個因子2n 個相鄰最小項合并能夠消去 n 個因子第20頁關鍵點：（1）一個組合方格數必須是2冪，即201，212，224，238等等。所以，不可能將三個方格組組合成一個組合，即使它們都是相鄰。（2）不可能組合邏輯上不相鄰最小項對。所以，要合并對應方格必須組成矩形或正方形。第21頁（二、）邏輯函數卡諾圖表示法1. 依據變量個數畫出對應卡諾圖；2. 將函數化為最小項之和形式； 3. 在卡諾圖上與這些最小項對應位置上填入 1 ， 其余位置填 0 或不填。第22頁

7、（三、） 含有約束邏輯函數化簡 1.約束項：不會出現變量取值所對應最小項。(2) 在邏輯表示式中，用等于 0 條件等式表示。2. 約束條件表示方法(1) 在真值表和卡諾圖上用叉號()表示。3.化簡步驟:(1) 畫函數卡諾圖，次序 為：(2) 合并最小項，畫圈時 既能夠當 1 ，又能夠當 0(3) 寫出最簡與或表示式第23頁注意：合并時，終究把 作為 1 還是作為 0 應以得到包圍圈最大且個數最少為標準。包圍圈內都是約束項無意義。只要把全部1圈完即可。第24頁 八、邏輯函數表示方法及其相互之間轉換一、邏輯表示式二、真值表三、卡諾圖第25頁第二章 門電路一、 分立元器件門電路（一）二極管與門uYu

8、AuBR0D2D1+VCC+10VuYuAuBROD2D1-VSS-10V（二）二極管或門第26頁二、 TTL門電路 Roff 關門電阻（2.5k）即：當 Ri 為 2.5 k 以上電阻時 , 輸入端相當于高電平。第27頁三、集電極開路門OC 門(Open Collector Gate) 1. 符號 2. OC 門主要特點YAB&+V CCRCOC 門必須外接負載電阻和電源才能正常工作。第28頁+V CCRCY1AB&G1Y2CD&G2Y四、 輸出三態門 TSL門(Three - State Logic) 正常工作狀態： 0 或 1高阻態 3. 實現線與邏輯第29頁 應用舉例：(1) 用做多路

9、開關(2) 用于信號雙向傳輸(3) 組成數據總線第30頁第三章 組合邏輯電路一、 概述1. 邏輯功效特點 電路在任何時刻輸出狀態只取決于該時刻輸入 狀態，而與原來狀態無關。2. 電路結構特點(1) 輸出、輸入之間沒有反饋延遲電路(2) 不包含記憶性元件(觸發器)，僅由門電路組成第31頁二、組合邏輯電路分析方法分析步驟邏輯圖邏輯表示式化簡真值表說明功效三、組合邏輯電路設計方法設計步驟邏輯抽象列真值表寫表示式化簡或變換畫邏輯圖第32頁四、半加器和全加器1. 半加器（Half Adder）兩個 1 位二進制數相加不考慮低位進位。2. 全加器（Full Adder）兩個 1 位二進制數相加，考慮低位進

10、位。五、加法器（Adder）1. 4 位串行進位加法器2. 超前進位加法器六、數值比較器第33頁七、 編碼器（Encoder）二進制編碼器二十進制編碼器分類：普通編碼器優先編碼器或八、二進制譯碼器 (Binary Decoder) 2 線 4 線譯碼器3 線 8 線譯碼器4 線 16 線譯碼器九、二-十進制譯碼器(Binary-Coded Decimal Decoder)將 BCD 碼翻譯成對應十個輸出信號第34頁半導體顯示(LED)液晶顯示(LCD)共陽極每字段是一只發光二極管十、顯示譯碼器數碼顯示器aebcfgdabcdefgR+ 5 V 低電平驅動abcdefgR+5 V 高電平驅動共陰

11、極第35頁十一、 數據選擇器 ( Data Selector )1. 4 選 1 數據選擇器 函數式 2. 8 選 1 數據選擇器第36頁十二、 用 MSI 實現組合邏輯函數1. 用數據選擇器實現組合邏輯函數基本原理和步驟1) 原理：選擇器輸出為標準與或式，含地址變量全部最小項。比如 而任何組合邏輯函數都能夠表示成為最小項之和形式，故可用數據選擇器實現。4 選 18 選 1第37頁2步驟(1) 依據 n = k - 1 確定數據選擇器規模和型號(n 選擇器地址碼，k 函數變量個數)(2) 寫出函數標準與或式和選擇器輸出信號表示式(3) 對照比較確定選擇器各個輸入變量表示式 (4) 依據采取數據

12、選擇器和求出表示式畫出連線圖例 用數據選擇器實現函數第38頁 2 用二進制譯碼器實現組合邏輯函數基本原理與步驟1) 基本原理：二進制譯碼器又叫變量譯碼器或最小項譯碼器,它輸出端提供了其輸入變量全部最小項。任何一個函數都能夠寫成最小項之和形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 第39頁2) 基本步驟(1) 選擇集成二進制譯碼器(2) 寫函數標準與非-與非式(3) 確認變量和輸入關系例 用集成譯碼器實現函數(4) 畫連線圖第40頁十三、 ROM 結

13、構和工作原理1. 基本結構（一）ROM 結構示意圖地址輸入數據輸出 n 位地址 b 位數據A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12nb ROM最高位最低位第41頁2. 內部結構示意圖存放單元數據輸出字線位線地址譯碼器ROM 存放容量 = 字線數 位線數 = 2n b（位）地址輸入0單元1單元i 單元2n-1單元D0D1Db-1A0A1An-1W0W1WiW2n-1第42頁（二） ROM 應用舉例及容量擴展1、ROM 應用舉例用 ROM 實現以下邏輯函數例 3.6.2Y1= m (2,3,4,5,8,9,14,15）Y2= m (6,7,10,11,14,15）Y3=

14、m (0,3,6,9,12,15）Y4= m (7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1譯碼器編碼器第43頁例 用EPROM實現輸出函數存放容量 256 48 位地址256 = 284 位數據輸出存放容量 8k88k=8210 =21313 位地址8 位數據輸出2、ROM 容量擴展1. 存放容量存放器存放數據能力，為存放器含存放單元總位數。存放容量 = 字數 位數字 word位 bit第44頁十四、 組合電路中競爭冒險（一） 競爭冒險概念及其產生原因1、競爭冒險概念2、產生競爭冒險原因（二）競爭與冒

15、險判斷第45頁第四章 觸發器一、 基本觸發器1. 特征表：R SQ n+10 00 11 01 1Q n保持1置 10不用置 0不允許2. 特征方程：Q n+1= S + RQ n約束條件與非門組成：第46頁特征表和特征方程R SQ n+10 00 11 01 1Q n保持置 1置 0不許10不用Q n+1= S + RQ n約束條件或非門組成：第47頁特征表：CP R S Q nQ n+1注 0 Q n保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用保持置1置0不許特征方程:約束條件CP

16、= 1期間有效主要特點：1. 時鐘電平控制CP = 1 期間接收輸入信號；CP = 0 期間輸出保持不變。（抗干擾能力有所增強）2. RS 之間有約束一、 同時觸發器 同時 RS 觸發器 第48頁同時 D 觸發器 （CP = 1期間有效）主要特點：1. 時鐘電平控制，無約束問題；2. CP = 1 時跟隨。下降沿到來時鎖存第49頁三、 邊緣觸發器1 邊緣 D 觸發器 符號特征表CP D RD SDQn+1注 0 0 0 1 0 0 0 0 0 1 1 0 1 101Qn 10不用同時置0同時置1保持(無效)異步置1異步置0不允許CP 上升沿觸發QQCPC11D D S RSD RD第50頁2

17、邊緣 JK 觸發器國標符號QQCPC1 1J IK J KS RSD RD三、主要特點(一) CP 上升沿或下降沿觸發；(二) 抗干擾能力極強，工作速度很高，在觸發沿瞬間，按 要求更新狀態；(三) 功效齊全(保持、置 1、置 0、翻轉)，使用方便。第51頁 J K Qn RD SD CPQn+1注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保 持同時置0同時置1翻 轉 0 0 0 1 0 0 01不 變 0 1 1 0 1 1 10不用異步置1異步置0不允許特

18、性 表第52頁四、 時鐘觸發器功效分類（一）RS 型和 JK 型觸發器1.RS 型觸發器符號特征表R SQ n+1功效 0 0 0 1 1 0 1 1Q n10不用保持置1置0不許特征方程約束條件CP 下降沿 時刻有效QQCPC11S IRS R延遲輸出 (主從)第53頁2. JK 型觸發器符號特征表J KQ n+1功效 0 0 0 1 1 0 1 1Q n01保持置0置1翻轉特征方程CP下降沿 時刻有效QQCPC11J IK J KQ n第54頁1. D 型觸發器符號特征表特征方程CP 上升沿 時刻有效QQCPC11D D DQ n+1功效 0 0 1 1置 0置 1（二）D 型、T 型和

19、T 型觸發器第55頁2. T 型觸發器QQCPC11TT TQ n+1功效 0 Q n 1 Q n保持翻轉CP 下降沿時刻有效3.T 型觸發器QQCPC1Q n Q n+1功效 0 1 1 0翻轉 CP 下降沿時刻有效第56頁一、概 述（一）時序電路特點1. 定義 任何時刻電路輸出，不但和該時刻輸入信號相關，而且還取決于電路原來狀態。2. 電路特點(1) 與時間原因 (CP) 相關；(2) 含有記憶性元件(觸發器)。組合邏輯電 路存放電路x1xiy1yjw1wkq1ql輸入輸出第五章 時序邏輯電路第57頁（二）時序電路邏輯功效表示方法1. 邏輯表示式(1) 輸出方程(3) 狀態方程(2) 驅動

20、方程2. 狀態表、卡諾圖、狀態圖和時序圖組合邏輯電 路存放電路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP第58頁（三）時序邏輯電路分類1. 按邏輯功效劃分：計數器、存放器、讀/寫存放器、次序脈沖發生器等。2. 按時鐘控制方式劃分：同時時序電路觸發器共用一個時鐘 CP，要更新狀態觸發器同時翻轉。異步時序電路電路中全部觸發器沒有共用一個 CP。3. 按輸出信號特征劃分：Moore型Mealy型存放電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存放電路組合電路組合電路第59頁二、時序電路基本分析和設計方法（一、） 時序電路基本分析方

21、法1. 分析步驟時序電路時鐘方程驅動方程狀態表狀態圖時序圖CP觸發沿特征方程輸出方程狀態方程計算第60頁能否自開啟?能自開啟：存在無效狀態，但沒有形成循環。不能自開啟：無效狀態形成循環。第61頁（二） 時序電路基本設計方法1. 設計普通步驟時序邏輯問題邏輯抽象狀態轉換圖（表）狀態化簡最簡狀態轉換圖（表）電路方程式（狀態方程）求出驅動方程選定觸發器類型邏輯電路圖檢驗能否自開啟第62頁三、計數器 (Counter)（一） 計數器特點和分類計數器功效及應用1. 功效：對時鐘脈沖 CP 計數。2. 應用：分頻、定時、產生節拍脈沖和脈沖序列、進行數字運算等。計數器特點1. 輸入信號：計數脈沖 CPMoo

22、re 型2. 主要組成單元：時鐘觸發器第63頁（二） 計數器分類按數制分：二進制計數器十進制計數器N 進制(任意進制)計數器按計數方式分：加法計數器減法計數器可逆計數 (Up-Down Counter)按時鐘控制分：同時計數器 (Synchronous )異步計數器 (Asynchronous )按開關元件分：TTL 計數器CMOS 計數器第64頁（三） 二進制計數器計數器計數容量、長度或模概念 計數器能夠記憶輸入脈沖數目，即電路有效狀態數 M 。3 位二進制同時加法計數器：00001111/14 位二進制同時加法計數器：000111/1n 位二進制同時加法計數器：第65頁(四) 集成二進制同

23、時計數器1. 集成 4 位二進制同時加法計數器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地引腳排列圖邏輯功效示意圖74161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同時并行置數CR=1，LD=0，CP異步清零Q3 Q0 = D3 D0 1) 74LS161 和 74LS163第66頁74161狀態表 輸 入 輸 出 注CR LD CTP CT

24、T CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計 數 保 持 保 持 0清零置數CR = 1, LD = 1, CP，CTP = CTT = 1二進制同時加法計數CTPCTT = 0CR = 1，LD = 1，保持若 CTT = 0CO = 0若 CTT = 174163第67頁（五） 十進制計數器（8421BCD 碼）00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀

25、態圖第68頁(六) 集成十進制同時計數器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 974160(2)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地(引腳排列與74161相同)異步清零功效：(74162 同時清零)同時置數功效：同時計數功效：保持功效：進位信號保持進位輸出低電平1. 集成十進制同時加法計數器第69頁（七） N 進制計數器方法用觸發器和門電路設計用集成計數器組成清零端置數端(同時、異步)1、利用同時清零或置數端取得 N 進制計數思 路：2. 求歸零邏輯表示式；1. 寫出狀態 SN

26、1 二進制代碼；3. 畫連線圖。步 驟：第70頁2、利用異步清零或置數端取得 N 進制計數 當計數到 SN 時，馬上產生清零或置數信號， 使返回 S0 狀態。（瞬間即逝）1. 寫出狀態 SN 二進制代碼；2. 求歸零邏輯表示式；3. 畫連線圖。第71頁(八) 計數容量擴展1. 集成計數器級聯74161(1) Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 256第72頁2. 利用級聯取得大容量 N

27、 進制計數器1) 級聯 N1 和 N2 進制計數器，容量擴展為 N1 N2N1進制計數器N2進制計數器CP進位CCP例用 74160（2） 組成 六十 進制計數器60 = 6 10 = N1 N2 = N 第73頁2) 用歸零法或置數法取得大容量 N 進制計數器例 試分別用 74161 和 74162 接成六十進制計數器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074161(1)用 SN 產生異步清零信號：用 SN1

28、產生同時置數信號：&11&先用兩片74161組成 256 進制計數器第74頁74162 同時清零，同時置數。再用歸零法將M = 100改為N = 60進制計數器，即用SN1產生同時清零、置數信號。先用兩片74162組成 1010 進制計數器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774162(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074162(1)11&11第75頁第六章 脈沖產生與整形電路一、 施密特觸發器 （Schmitt Trigger）2. 施密特觸發器屬于“

29、電平觸發”型電路，不依賴于邊緣陡峭脈沖。施密特觸發器是含有電壓滯后特征數字傳輸門。其特點以下： 1.特征與原理1. 輸入電平閾值電壓由低到高為 ，由高到低為 ，且 ，輸出改變滯后于輸入，形成回環。第76頁施密特觸發器電壓傳輸特征 施密特觸發器回環特征反向傳輸特征同向傳輸特征UOHUOLUT+UT-OuOuI輸入電壓增加UOHUOLUT+UT-OuOuI輸入電壓減小輸入電壓增加輸入電壓減小第77頁施密特觸發器符號：11第78頁（1）電路組成及工作原理+VCCuO1TD83165724&1uI工作原理 uItUOH uOtUOLOO011010UCO外加 UCO 時,可改變閾值和回差電壓+VDDuO2uI 上升時與 2VCC/3 比uI 下降時與 VCC/3 比2.用 555 定時器組成施密特觸發器第79頁2. 滯回特征UTOuIuOUOHUOLUT+uI 增大時與上限閾值比特點:uI 減小時與下限閾