1、模數轉換器基本原理及常見結構第1頁，共40頁，2022年，5月20日，6點47分，星期四8.1概述模擬信號(Analog Signal)：時間和幅度均連續變化的信號。數字信號(Digital Signal)：時間和幅度離散且按一定方式編碼后的脈沖信號。模數轉換器：完成模擬到數字信號轉換的器件。簡寫為ADC或A/D。數模轉換器：完成數字到模擬信號轉換的器件。簡寫為DAC或D/A。第2頁，共40頁，2022年，5月20日，6點47分，星期四模擬、數字控制系統對比傳感器信號調理A/DD/A執行設備微處理器功率放大數字控制系統工業現場傳感器信號調理信號處理功率放大執行設備模擬控制系統工業現場第3頁，共

2、40頁，2022年，5月20日，6點47分，星期四模擬控制系統數字控制系統適應性信號處理復雜適應性強可控性不易改變控制參數易改變控制參數和模型控制精度低高 后處理數據記錄、處理很不方便數據記錄、處理方便第4頁，共40頁，2022年，5月20日，6點47分，星期四隨著電子技術發展，ADC、DAC作為數字電路與模擬電路聯系的橋梁，其應用非常廣泛。下圖為數字控制系統的典型框圖。第5頁，共40頁，2022年，5月20日，6點47分，星期四8.2 數模轉換器DAC十進制數P(轉換系數)決定系數電路數位開關 “1” 或 “0”數字位權重電路相加電路第6頁，共40頁，2022年，5月20日，6點47分，星期

3、四8.2.1 幾種DAC的工作原理一、Kelvin分壓器稱為電阻串聯型DAC，由2n個等值電阻器組成。 ADI：AD5326（4通道，12位電阻串型DAC）；TI：DAC8534（4通道， 16位電阻串型DAC）。第7頁，共40頁，2022年，5月20日，6點47分，星期四二、二進制加權型DAC權阻電路數位開關反相加法器基準電壓第8頁，共40頁，2022年，5月20日，6點47分，星期四4位的權電流網絡DAC電路權電阻網絡優點：結構簡單；缺點：阻值相差較大，集成時難保證電阻精度 。第9頁，共40頁，2022年，5月20日，6點47分，星期四三、倒梯形R-2R網絡DAC權電阻網絡優點：結構簡單；

4、缺點：阻值相差較大，集成時難保證電阻精度 。數位開關Di=1 接-Di=0 接+第10頁，共40頁，2022年，5月20日，6點47分，星期四其余全為0時當Di=“1”當Dn-2=“1”當Dn-1=“1”對任意數字量，由疊加原理，得流入-端的總電流：優點：開關切換時無電位變化，可提高切換速率。第11頁，共40頁，2022年，5月20日，6點47分，星期四滿量程(FS)：單極性DAC輸入全“1”時輸出的模擬值。 滿量程范圍(FSR)： DAC輸出模擬量最小值到最大值的范圍。單極性FSR=FS。 最高有效位(MSB)、最低有效位(LSB)具有最高（最低）權重數位或其為“1”而其余位全“0” 時，對

5、應輸出的模擬值。Dn-1Dn-2.D1D0MSBLSB 8.2.2 DAC的主要參數第12頁，共40頁，2022年，5月20日，6點47分，星期四1、靜態參數（誤差參數）DAC穩態工作時，輸出實際值（V，I）偏離理想值大小程度。 誤差表示方法：DAC的主要參數 1LSB單位表示（如1LSB、LSB/2） 以%FSR表示（即FSR的百分之一）。 以ppm表示即FSR的百萬分之一為單位表示。 以輸出的實際誤差表示（mV、V等）第13頁，共40頁，2022年，5月20日，6點47分，星期四例題：某DAC數字位n=12，FSR=10V。試用四種誤差表示其最低位產生的誤差。則最低位產生的誤差如下：1LS

6、B；0.0244%FSR；244ppm；2.44mV。12個數字位能表示的十進制數：最低位表示的模擬值為：第14頁，共40頁，2022年，5月20日，6點47分，星期四2、轉換誤差 零點（失調）誤差 輸入數字量D為0，輸出模擬量A不為零。第15頁，共40頁，2022年，5月20日，6點47分，星期四b）零點(失調)溫度系數 漂移4321DinOUTO圖8.1.9 DAC的零點和增益溫度漂移 單位溫度變化時，DAC輸出零點產生的漂移量。第16頁，共40頁，2022年，5月20日，6點47分，星期四c）增益誤差 實際輸出特性曲線斜率與理想輸出特性曲線斜率之比:A實際/A理想。第17頁，共40頁，2

7、022年，5月20日，6點47分，星期四 d）增益溫度系數 漂移4321DinOUTO圖8.1.9 DAC的零點和增益溫度漂移 指單位溫度變化時，DAC輸出特性曲線斜率的漂移量。用滿量程的10-6/ 表示。 第18頁，共40頁，2022年，5月20日，6點47分，星期四e）積分非線性 實際輸出與理想輸出特性曲線之間的差值。第19頁，共40頁，2022年，5月20日，6點47分，星期四f）微分線性誤差 任意兩個相鄰輸入數據所對應的輸出差值與1LSB之差，稱為該點的微分線性誤差(DLE)。 積分非線性反映的是實際輸出特性的整體線性度，即與理想輸出特性的偏離程度; 微分線性誤差反映了線性誤差在整個輸

8、出特性中的分布。第20頁，共40頁，2022年，5月20日，6點47分，星期四 ODinAOUT2LSB4LSBabc圖8.1.11 DAC的微分線性誤差 下圖中，a、b兩點的微分線性誤差為: 第21頁，共40頁，2022年，5月20日，6點47分，星期四g) 微分線性誤差溫度系數 單位溫度變化所引起的DAC微分線性誤差的變化量稱為微分線性誤差溫度系數。 該參數可用于估算在工作溫度范圍內，DAC能否保持單調性。 h) 單調性 DAC的單調性是指當輸入數據單調增加時，輸出電壓或電流增加或不變。 第22頁，共40頁，2022年，5月20日，6點47分，星期四 若輸入數據單調增加1LSB時，輸出電壓

9、或電流反而減小，則該DAC的特性具有非單調性。DAC的非單調性是由于各位誤差的累積超過了1LSB造成的 。之間或如果各點的線性誤差均介于 微分線性誤差介于 之間，則DAC的輸出具有單調性。 第23頁，共40頁，2022年，5月20日，6點47分，星期四例: b、c兩點的微分線性誤差為： 不具有單調性。 ODinAOUT2LSB4LSBbc圖8.1.11 DAC的微分線性誤差a第24頁，共40頁，2022年，5月20日，6點47分，星期四3、DAC的其它主要參數 分辨率DAC的FSR被2n分割所對應的模擬值。 注意：在自動控制系統中使用的DAC必須具有單調性，否則可能使系統在DAC的非單調區間內

10、來回擺動，形成振蕩，不能穩定工作。 第25頁，共40頁，2022年，5月20日，6點47分，星期四解：分辨率為8位，也可表示為 例8.1.2 一個滿量程電壓為10V的8位DAC，其分辨率是多少？ 穩定時間ts輸入數據變化時，輸出模擬量變化到新值規定誤差（LSB/2）范圍的時間。LSB/2第26頁，共40頁，2022年，5月20日，6點47分，星期四（3） 動態誤差（突跳）DAC輸出端兩個穩態值過渡期間出現的較大幅度窄脈沖，稱為突跳（錯誤輸出）。DinVout突跳原因：內部模擬開關切換時間不同步。消除突跳：在DAC輸出與負載間插入S/H（將降低系統速度）。DACS/HoutRL第27頁，共40頁

11、，2022年，5月20日，6點47分，星期四四、典型DAC芯片介紹8位并行CMOS DAC。功耗低（約20mW）、非線性誤差小（1/8LSB）；數據鎖存器。當CS=WR=0時，輸入數據寫入鎖存器；電源VDD=+5V+15V。模擬輸出Vo=010V。 第28頁，共40頁，2022年，5月20日，6點47分，星期四 DAC的應用知識一、DAC芯片的選擇原則：綜合考慮性能、成本、供貨周期三個因素。1、給定分辨率確定DAC位數設DAC的滿量程范圍為FSR，位數為n，則其分辨率為FSR/2n。標稱位數8、10、12、16等第29頁，共40頁，2022年，5月20日，6點47分，星期四例：某DAC的FSR

12、=10V，要求分辨率不低于10mV，試確定其位數。（理論分辨率實際分辨率）解：可選10位2、DAC接口特性的選擇輸入接口：數字量與邏輯電平匹配情況、編碼制式、輸入方式（串/并）等。輸出接口：輸出是電壓（電流）；單（雙）極性；參考電壓VR取自內（外）部等。第30頁，共40頁，2022年，5月20日，6點47分，星期四3、DAC轉換速度的選擇根據具體應用系統要求確定合適的轉換速度選擇（滿足指標要求即可）。二、DAC的調整單極性DAC雙極性DAC輸出電壓0FS VR(1-2-n)FSR/2FSR/2調整方法先調零點再調增益輸入全0時，調整Vo=0。輸入全0時，調整Vo=FSR/2 ；輸入全1時，調整

13、Vo=FS。輸入全1時，調整Vo=FSR/2 。第31頁，共40頁，2022年，5月20日，6點47分，星期四注意：具體芯片調整電路參考相關資料！圖(a)：輸入全0并調W1，使Vo=5.0000V；再輸入全1，調W2，使Vo= 4.9976V。圖(b)：電路調整方法基本相同。 第32頁，共40頁，2022年，5月20日，6點47分，星期四三、DAC的功能擴展1、單極性DAC擴展為雙極性電壓輸出輸入全0Vo=0輸入全1Vo=VR(1-2-n)Dn-1=1，其余全0Vo=VR/2單極性工作若使中間電壓為零，即得雙極性輸出電壓。第33頁，共40頁，2022年，5月20日，6點47分，星期四雙極性輸出

14、II=VR/2R抵消中間值電流單極性tVo0-VR /2雙極性Vot0VR/2Dn-1=1轉換前后對比第34頁，共40頁，2022年，5月20日，6點47分，星期四 AD7524在輸入偏移二進制碼時的雙極性工作原理圖如下。第35頁，共40頁，2022年，5月20日，6點47分，星期四2、DAC與微處理器的接口方法當DAC位數大于CPU數據總線寬度的接口方法。例如：8位CPU與12位DAC接口。兩次送數一次轉換第36頁，共40頁，2022年，5月20日，6點47分，星期四8位CPU與12位有內緩沖DAC接口第一次送低8位；第二次送高4位同時完成12位數據轉換。優點：經濟；不足：轉換速率降低。第37頁，共40頁，2022年，5月20日，6點47分，星期四 幾種DAC的應用電路一、程控增益放大器即用輸入改變電阻網絡阻值(Rf)。第38頁，共40頁，2022年，5月20日，6點47分，星期四二、程控信號源原理：按時間順序將所存儲波形的幅度值數據送入DAC中，即可得模擬波形輸出。MCU中單周波形數據