利用與非門或異或門構成全加器_第1頁
利用與非門或異或門構成全加器_第2頁
利用與非門或異或門構成全加器_第3頁
利用與非門或異或門構成全加器_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、- -利用與非門設計全加器以及異或門1.利用與非門設計半加器2.利用與非門設計全加器- -3.利用與非門設計異或門試分析圖19-1-2所示電路的邏輯功能。我們先不管半加器是一個什么樣的電路，按組合數字電路的分析方法和步驟進行。寫出輸出邏輯表達式該電路有兩個輸出端，屬于多輸出組合數字電路，電路的邏輯表達式如下列出真值表半加器的真值表見表19-2。表中兩個輸入是加數A0和B0,輸出有一個是和S0,另一個是進位C0。- #- -給出邏輯說明半加器是實現兩個一位二進制碼相加的電路，因此只能用于兩個二進制碼最低位的相加。因為高位二進制碼相加時,有可能出現低位的進位,因此兩個加數相加時還要計算低位的進位,

2、需要比半加器多進行一次相加運算。能計算低位進位的兩個一位二進制碼的相加電路,即為全加器。具體見圖19-1-3。1+1VZX+00+10+01011+0111A0B101100CCSSSS10010S0000000(a)半加運算(b)全加運算圖19-1-3半加和全加的運算規則半加器和全加器的邏輯符號圖見圖19-1-4。有兩個輸入端的是半加器,有三個輸入端的是全加器，工代表相加。A一0B一0一C0一S0ABCi一i-iCiS,i(a)半加器(b)全加器圖19-1-4半加器和全加器的邏輯符號4.異或門的構成異或門是一種十分有用的邏輯門,它實際上就是半加器的求和電路。前面已經提到異或邏輯關系式為Y=AB+AB=AB對于圖19-l-5(a),輸出邏輯表達式是=AAB-BAB實際上它可以變換為=AAB-BAB=AAB+BAB=A(A+B)+B(A+B)=AB+AB=AB(a)異或門邏輯圖(b)異或門符號圖19-1-5異或門邏輯圖及符號異或門的邏輯符號見圖19-1-5(b),異或門的真值表十分簡單，當A=B時，艮卩A=B=0時，或A=B=1時，Y=0；當AHB時，艮卩A=0、B=1時，或A=1、B=0時，Y=1。異或門邏輯符號中的=1，表明輸入變量中有一個“1”時，輸出為“1”。而或門中的特征符號是$1，表示輸入變量中有一個“1”或一個以上“1”時，輸出即為“1”。請注意，每一個異或

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論