1、 14位、80 MSPS/105 MSPS模數轉換器AD6645AD9042(12位、41 MSPS )、AD6640(12位、65 MSPS 、中頻采樣)和AD6644(14位、40 MSPS/65 MSP)S之后的第四代產品。ININ收發器芯片組的一部分，專為IN多通道、多模式接收機而設計。它在第二奈奎斯特頻帶內保持100 dB 的多音無雜散動態范圍(SFDR)，這一性能突破可減輕多模式數字接收機(軟件無線電)的負擔，使之不再受限于ADC。噪聲性能非常出色，第一奈奎斯特頻帶內的信噪比(SNR)典型值為74.5 dB。與AD6644引腳兼容二進制補碼數字輸出格式3.3 V CMOS兼容AD6

2、645采用ADI公司的超快速互補雙極性 (XFCB)工藝制造，并使用創新的多通電路架構。它采用散熱增強型52引腳PowerQuad 4 (LQFP_PQ4)封裝和52引腳裸露焊盤(TQFP_EP)封裝，80 MSPS時額定溫度范圍為40C至+85C，105 MSPS時則為10C至+85C。單通道數字接收機天線陣列處理通信儀器雷達、紅外成像儀器儀表2. 引腳兼容性。該ADC與14位、40 MSPS/65 MSPSADC AD6644具有相同的尺寸和引腳布局。3. SFDR性能和過采樣。多音SFDR性能達100 dBFS，可以降低高端RF元件的要求，支持使用AD6620、AD6624/AD6624

3、A或AD6636等接收信號處理器。DVCCAD6645A1TH1A26ADC1DAC1VREF55INTERNALTIMINGDIGITAL ERROR CORRECTION LOGIC100DRYD13MSBD9-74620圖1Rev. DOne Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.Tel: 781.329.4700Fax: 781.461.3113 20022008 Analog Devices, Inc. All rights reserved.license is granted by implica

4、tion or otherwise under any patent or patent rights of Analog Devices.Trademarks and registered trademarks are the protpheeritryroesf pective owners.ADI不對翻譯中存在的差異或由此產生的錯誤負責。如需確認任何詞語的準確性，請參考 ADI提供的最新英文版數據手冊。 直流規格 3數字規格 4更改標題 1更改“特性” 1更改產品描述 1更改“技術規格” 3更改“絕對最大額定值” 7更新“外形尺寸” 24更改“訂購指南” 202002年6月修訂版0至修訂

5、版A更改“直流規格” 3 除非另有說明，AV = 5 V和T 處于額定速度等級。MIN表1.AD6645ASQ-80/AD6645ASV-80 AD6645ASQ-105/AD6645ASV-10514+1.20+10+10+1.510101.0+1.20+10+10+1.5mV1.5481.0481.0V2.4V12.211.54.753.05.253.6320452753232045CC250250msW1.751.7512 和T 處于額定速度等級。CCMINAD6645ASQ-80/AD6645ASV-80 AD6645ASQ-105/AD6645ASV-105最大值 最小值 典型值IV

6、VV2.5V2CCCC0.50.20.5V2CC二進制補碼DV /2VVCC12CCLOAD和T 處于額定速度等級。CCMIN75.075.072.5 74.5IIVV72.072.0SINAD75.075.072.5 74.567.562.593.170.063.5 AD6645ASQ-80/AD6645ASV-80最小值典型值 最大值 最小值 典型值 最大值 單位AD6645ASQ-105/AD6645ASV-10596.096.090.088.0V98.02, 390270270模擬輸入信號功率從10 dBFS掃描至100 dBFS。12 F1 = 30.5 MHz，F2 = 31.5

7、MHz。3 F1 = 55.25 MHz，F2 = 56.25 MHz。4 F1 = 69.1 MHz，F2 = 71.1 MHz。除非另有說明，AV = 5 V和T 處于額定速度等級。MIN表4.8010530304.2864.2862ENCHV4.75IVV24.759.5V12.5ENCODE/數據就緒ENCODE上升至數據就緒下降時間ENCODE上升至數據就緒上升時間50%占空比t1.07.32.0DRttDRDR8.3t2.41.41.47.04.74.7tt3tENCE_FL(max)E_FL(max)ttE_FL(typ)E_FL(typ)ttttE_FL(min)V7.62.3

8、4.87.0 符號tH_DRtS_DR數據(D13:0), OVR4VV7.27.95.15.10.65.7VV5000.15000.11有幾個時序參數是tENC和tENCH的函數。E_RLH_E5H_DRS_DRENC JAJAJ一階近似值，計算公式如下：TJACCCCT 為環境溫度(C)。AI. 100%生產測試。II. 25C時100%生產測試，極端溫度時的性能通過設計150CIV. 參數通過設計和特性測試保證。V. 參數僅為典型值。ESD(靜電放電)敏感器件。帶電器件和電路板可能會在沒有察覺的情況下放電。盡管本產品具有專利或專有保護電路，但在遇到高能量ESD時，器件可能會損壞。因此，應

9、當采取適當的ESD防范措施，以避免器件性能下降或功能喪失。1, 2, 330C/W，未焊接散熱器24C/W，未焊接散熱器23C/W，焊接散熱器17C/W，焊接散熱器2C/W1, 2, 31, 2, 31 按照JEDEC JESD51-2(散熱器焊接到PCB)。2 2S2P JEDEC測試板。值供封裝比較和PCB設計考慮時使用。按照JEDEC JESD51-6(散熱器焊接到PCB)。45JAJA按照MIL-STD-883、方法1012.1。6JC 52 51 50 49 48 47 46 45 44 43 42 41 4014 15 16 17 18 19 20 21 22 23 24 25 2

10、6僅3.3 V電源(數字)輸出級。2, 4, 7, 10, 13, 15, 17, 19, 21, 23, 25,27, 29, 34, 42VREF2.4 V基準電壓源。通過一個0.1 F微波芯片電容旁路至地。編碼輸入。在上升沿啟動轉換。ENCODEENCODEENCODE的互補引腳，差分輸入。5 V模擬電源。AVCCAINAINC1C2DNC輸出數據電壓中點電壓，約等于(DV )/2。CC53 (EPAD)裸露焊盤。裸露焊盤應連接至GND。 0ENCODE = 80MSPSAIN = 2.2MHz 1dBFSSNR = 75.0dB102030AIN = 69.1MHz 1dBFSSNR

11、= 73.5dBSFDR = 89.0dBc405060708090100110120130ENCODE = 80MSPSENCODE = 80MSPSAIN = 150MHz 1dBFSSNR = 73.0dBSFDR = 70.0dBc35264051025303540ENCODE = 80MSPSAIN = 29.5MHz 1dBFSSNR = 74.5dBENCODE = 80MSPSAIN = 200MHz 1dBFSSNR = 72.0dBSFDR = 64.0dBc 9085706560ENCODE = 80MSPS AIN = 1dBFSTEMP = 40C, +25C, +8

12、5CENCODE = 80MSPS AIN = 1dBFSTEMP = 25C80ANALOG FREQUENCY (MHz)100 120 140 160 180 200 01圖13. 諧波與模擬頻率(IF)的關系120110T = +25C90090 80 70 60 50 40 30 20 100102030506070ANALOG INPUT POWER LEVEL (dBFS)圖14. 單音SFDR(30.5 MHz時)cBDNASFBd(SUOIRUPSESACTSROW100 120 140 160 180 200 0190 80 70 60 50 40 30 20 10ANAL

13、OG INPUT POWER LEVEL (dBFS) 10 AIN = 30.5MHz,31.5MHz (7dBFS)NO DITHER10 AIN = 55.25MHz,56.25MHz (7dBFS)20NO DITHER圖16. 雙音SFDR(30.5 MHz和31.5 MHz時)57INPUT POWER LEVEL (F1 = F2 dBFS)37INPUT POWER LEVEL (F1 = F2 dBFS)圖17. 雙音SFDR(30.5 MHz和31.5 MHz時)10095WORST SPUR AIN = 69.1MHz908580757065SNR AIN = 69.1M

14、Hz15304560759010545 60ENCODE FREQUENCY (MHz)ENCODE FREQUENCY (MHz)圖21. SNR、最差雜散與編碼的關系(69.1 MHz時) 0ENCODE = 80.0MSPS10 AIN = 30.5MHz 29.5dBFSWITH DITHER 19.2 dBm2042653051025303540ENCODE = 80.0MSPSAIN = 30.5MHzWITH DITHER 19.2dBmANALOG INPUT LEVEL (dBFS)圖26. 有擾動時的SFDRENCODE = 76.8MSPSAIN = W-CDMA 69.

15、1MHzAIN = 69.1MHz 1dBFSSNR = 73.5dBSFDR = 89.0dBc100110120 ENCODE = 76.8MSPSAIN = W-CDMA 140MHzENCODE = 76.8MSPSAIN = 2W-CDMA 59.6MHz圖30. W-CDMA音(140 MHz，編碼速率 = 76.8 MSPS)ENCODE = 61.44MSPSAIN = 4W-CDMA 46.08MHzENCODE = 61.44MSPSAIN = W-CDMA 190MHz0 2.5 5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.

16、5 30.0FREQUENCY (MHz)圖31. W-CDMA音(190 MHz，編碼速率 = 61.44 MSPS)0 2.5 5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0 27.5 30.0FREQUENCY (MHz)圖29. W-CDMA四載波(46.08 MHz，編碼速率 = 61.44 MSPS) AD6645等效電路VCH AVCCDVCCCURRENTMIRRORAINBUFDVCC400-74VCL620圖32. 模擬輸入級LOADSAVAVAVAV10kCURRENTMIRRORENCODEENCODE10k10k圖35. 數字輸出

17、級AV5LOADSAV圖33. 編碼輸入2.4VVREF100A圖36. 2.4 V基準電壓源VREFAVAVCURRENTMIRRORDMID600-74620圖34. 補償引腳 C1或C2圖37. DMID基準電壓源Rev. D | Page 14 of 24 二次諧波失真信號幅度均方根值與二次諧波成分的均方根值之比，單三次諧波失真信號幅度均方根值與三次諧波成分的均方根值之比，單積分非線性傳遞函數對基準線的偏離，表示為1 LSB的分數，采用一條由最小二乘法曲線擬合決定的最佳直線。最大轉換速率最小轉換速率最低模擬信號頻率的信噪比降至擔保限值之下不超3過dB時的編碼速率。噪聲(針對ADC內的任

18、意范圍)其中：Z是輸入阻抗。FS是所用頻率下器件的滿量程。SNR是特定輸入電平時的值。Signa是l ADC內低于滿量程的信號電平，單位為dB。該值包括熱噪聲和量化噪聲。輸出傳播延遲從ENCODE與ENCODE的差分交叉到所有輸出數據位均處于有效邏輯電平范圍內的延遲時間。輸入失調電壓的變化與電源電壓的變化之比。電源上升時間從直流電源啟動到電源輸出達到ADC的最小額定工作電壓所需的時間。直流電平在ADC的電源引腳處測得。信納比(SINAD)信號幅度均方根值(比滿量程低1 dB時)與包括諧波但直流除外的所有其它頻譜成分的和的均方根值之比。信噪比(無諧波)信號幅度均方根值(比滿量程低1 dB時)與前

19、五次諧波和直流除外的所有其它頻譜成分的和的均方根值之比。 雙音無雜散動態范圍(SFDR)任一輸入信號音的均方根值與峰值雜散成分的均方根值之比。峰值雜散成分可能是 IMD產物，也可能不是，而單位) dBFS(可以為dBc(即隨著信號電平的降低而下降 或最差其它雜散 T1-4TENCODE0.1FENCODE如功能框圖 (見圖1)所示，AD6645具有互補模擬輸入引腳AIN和AIN。各模擬輸入均以2.4 V 為中心，并應以0.55 VHSMS2812DIODES圖38. 晶體時鐘振蕩器，差分編碼如果有低抖動的時鐘源，那么，另一種方法是對差分ECL/PECL信號進行交流耦合，并傳輸至編碼輸入引腳 (

20、如TH1。編碼脈沖的高電平狀態將 TH1置于保持模式。 TH1VT0.1FENCODEVT圖39. 用于編碼的差分ECLADC1、ADC2和ADC3的數字輸出相加，并在數字糾錯邏AD6645編碼信號必須是高質量、極低相位噪聲信號源，以AD6645的模擬輸入電壓范圍偏離地2.4 V。各模擬輸入端均阻抗比的變壓器，則輸入與具有4.8 dBm滿量程驅動能力的50 源相匹配。應在變壓器副邊上使用串聯電阻 (RS)，將變壓器與A/D隔離開來。 具有1 V/ns的恒定輸出壓擺率。與PCB走線一起使用的常見CMOS柵極具有約10 pF 的負載。因此，每一位開關時，每ADT4-1WTRSAIN的動態電流進出器

21、件。滿AIN0.1FCC圖40. 變壓器耦合模擬輸入電路間。應避免使用標準TTL 柵極，因為它們會略微增加AD6645的動態開關電流。注意，額外容性負載會增加輸出時序并導致時序規格失效。對于高達10 pF的輸出負載，可保證數字輸出時序。給定模擬輸入電平的數字輸出狀態如表8所示。為實現最佳性能，強烈建議在模擬電源層和數字電源層之間使用公共地。采用分離接地層的主要問題是動態電流可能會被迫在系統內流過較長距離，然后在公共源地處重新合并。這樣會形成一個很大的、不必要的接地環路。這種情況常出現在ADC的數字輸出端。接地環路可使數字噪聲耦合到ADC前端。此噪聲可表現為諧波雜散，或可導致噪底出現過大尖峰的極

22、高階雜散產物。時鐘速度越慢，發生這種噪聲耦合的機率也就越小，因為數字噪聲有更多時間在樣本之間完成建立。一般而言，分離模擬地和數字地常常會導致不良EMI-RFI，因此應該予以避免。5V499499DIGITALOUTPUTSAINVREF499499AD6645具有單獨的數字電源引腳和模擬電源引腳。模擬電CCCCRev. D | Page 18 of 24 抖動考慮SNR = 1.76 其中：fANALOGt 為編碼的均方根抖動(編碼源和內部編碼電路的均方根和)。jrmsVNOISE rms表8.二進制補碼輸出編碼AIN電平加AD6645的預期SNR性能。該圖由以上公式推導而出。80AIN =

23、30MHz75AIN = 70MHz70656055AIN = 110MHzAIN = 150MHzAIN = 190MHz00.10.20.30.40.50.6JITTER (ps) 參考IDPCB電容，鉭，SMT BCAPTAJC，10 F，16 V，10%電容，陶瓷，SMT 05080.1F，16 V，10%0508X7R104K16VP3ECJ-2VB1E104K1電容，陶瓷，SMT 080500Panasonic0508X7R103M2P311二極管，雙極性肖特基HSMS2812，SOT-23，30 V，20 mA安裝跳線(跨接于OPT_LAT和BUFLAT)EMI抑制鐵質片，SMT

24、 0805PanasonicStewardMA716-(TX)151112HZ0805E601R-00Z5.530.0625.0端板，6引腳，針接式連接，5 mm間距 Wieland25.602.2653.0Samtec連接器，金，陰性，同軸，SMA，210Coilcraft1008CT-040X-JERJ-2RKF1000(R1)2, 3電阻，厚膜，SMT 0402，100 ，1/16 W，1%Panasonic022001142電阻，厚膜，SMT 1206，60.4 ，1/4 W，1%1/8 W，1%電阻，厚膜，SMT 0805，25.5 ，1/8 W，1%R6, R7電阻，厚膜，SMT 0805，66.5 ，1/8 W，1%電阻，厚膜，SMT 0805，100 ，1/8 W，1%電阻，厚膜，SMT 0402，178 ，1/16 W，1%電阻，厚膜，SMT 0805，49.9 ，1/8 W，1%電阻陣列，SMT 0402，1