1、2.9 組合邏輯電路目 錄 概 念 加法器及其制作 地址譯碼器 譯碼器實驗2沐風書苑r結構模型組合邏輯電路一個邏輯電路，它在任一時刻的輸出狀態只與當時的輸入狀態有關，而與電路之前的狀態無關。Input XOutput Z組合電路3沐風書苑r目 錄 概 念 加法器及其制作 地址譯碼器 譯碼器實驗4沐風書苑r加法器算術運算電路是許多數字設備的核心部件，算術運算主要有加、減、乘、除4種模式，其中以加法器為最基本的算術運算，其他幾種運算都可以用加法器來實現。加法器減法器乘法器除法器5沐風書苑r加法器十進制全加二進制全加十進制半加二進制半加1 5+2 61 5+2 61141130 1+0 10110

2、1+0 1010因為是半加，所以十位運算時，不考慮個位進位。因為是半加，所以十位運算時，不考慮個位進位。在實際情況中，十進制半加是不存在的，也是不正確的；二進制半加也只是全加的一個基本運算，二進制半加只適合于最低位相加。6沐風書苑r加法器半加器只考慮2個加數A和B，不考慮低位進位輸入。CiBA+SABSC0000011010101101邏輯表達式：S= AB = AB + ABCi-1Carry：進位Sum：求和低位向本位的進位Ci = AB7沐風書苑r加法器半加器邏輯電路圖與圖形符號只考慮2個加數A和B，不考慮低位進位輸入。ABSCABSC0000011010101101邏輯表達式：S= A

3、B = AB + ABCi = AB8沐風書苑r加法器全加器在半加器的基礎上，不僅要考慮兩數相加，還要考慮低位向本位的進位。豎式計算AB+CSCCi-1Coi-1i9沐風書苑r 半加器電路組成原理 ABSC邏輯表達式：S= AB = AB + ABCi = ABABABABC = ABS= AB + AB半加器邏輯電路 按照其邏輯表達式畫出相應 的邏輯電路 缺點：1、使用了3類芯片，結構復雜，不利于器 件的采購和電路的制作；2、從工程的角度來看，這個方案很不經 濟，需要進行一體化設計。是否可以僅用同一類型的門電路來構成呢？ 半加器電路組成原理 ABSC邏輯表達式：S= AB = AB + AB

4、Ci = ABABABABC = ABS= AB + AB半加器邏輯電路 用同一類型的門電路來構成 半加器的邏輯電路 對一個變量連續取反兩次，則 相當于還原變量，即A = A= ABABABC= AB 半加器電路組成原理 ABSC邏輯表達式：S= AB = AB + ABCi = ABABABABC = ABS= AB + AB半加器邏輯電路 用同一類型的門電路來構成 半加器的邏輯電路 = AB由摩根定理 A + B = A B 可以推出：= AB ABABABS= AB AB 半加器電路組成原理 ABSC邏輯表達式：S = AB =AB + ABCi = AB半加器邏輯電路 用同一類型的門電

5、路來構成 半加器的邏輯電路 = AB= AB ABABC = ABABABS= AB + ABABABS= AB ABABABC= ABBA用7個二輸入與非門即可組成一個半加器 缺點：“輸入變量”過多，除了輸入變量A 與B之外， 還有兩個輸入變量A與B。問題提出：如果只有輸入變量A與B，電路是 否更加簡單？解決辦法： 因為AB+AB是最小項，唯有采取 “配項消項法”。 半加器電路組成原理 ABSC邏輯表達式：S= AB = AB + ABCi = AB半加器邏輯電路 采用“配項消項法”減少輸 入變量 = AB=AB ABABABS= AB ABABABC= ABBA S= AB + AB =

6、AB + AA + AB +BB = A(A+B) + B(A+B) = AAB + BAB = AABBAB 無論A為0或1，AA始終為0 = AABBAB 半加器電路組成原理 ABSC邏輯表達式：S= AB = AB + ABCi = AB半加器邏輯電路 采用“配項消項法”減少輸 入變量 = ABABABS= AB ABABABC= ABBA= AABBABABBABABAABC= ABS = AABBAB用5個二輸入與非門即可組成一個半加器 半加器電路組成原理 半加器圖形符號 用5個與非門組成的半加器 ABBABABAABC= ABS = AABBABABSC半加器邏輯電路圖 全加器電路

7、組成原理 Ci-1Co全加器邏輯電路圖 用“2個半加器 + 1個或門”組成一個全加器ABBABABAABCo1= ABSo = AABBABSoCiCiSoCiSoSoCiCo2 = SoCiS1CoCi其中，Ci為來自低位的進位全加器的和 S1 = SoSoCi CiSoCi全加器的進位 Co = Co1 + Co2 全加器電路組成原理 Ci-1Co全加器邏輯電路圖 用“2個半加器 + 1個或門”組成一個全加器由摩根定理A +B = A B可知：Co1= ABCo2 = SoCiCoABBABABAABSo = AABBABSoCiCiSoCiSoSoCiS1Ci經過兩次取反還原了 ABSo

8、CiABSoCiCoSoCiABCoCo簡化后的全加器邏輯電路 全加器電路組成原理 ABBABABAABSo = AABBABSoCiCiSoCiSoSoCiS1CiABSoCiCo簡化后的全加器邏輯電路 盡管通過化簡之后得到了一個方案更加優化的全加器邏輯電路，但還需要進一步工程化才能用于制作PCB電路板，比如，器件的選型、電路的布局、PCB的繪制與制作以及實驗方案的設計。 9個與非門即可組成一個全加器，可使用3片二輸入四與非門74HC00來實現：3個多余的與非門：為了提高電路的抗干擾性能，進行接地處理目 錄 概 念 加法器及其制作 地址譯碼器 譯碼器實驗20沐風書苑rSecret地址譯碼器譯

9、碼器是計算機最常用的邏輯部件之一。它是一個多輸入、多輸出的組合邏輯電路，作用是對輸入代碼進行“翻譯”，使傳輸通道中相應的一路或多路有信號輸出。01001111輸入 譯碼 輸出 21沐風書苑r地址譯碼器在半導體存儲器中存儲的數據以“字”為單位。假設有N個字，為了尋找這些字，必須給每個“字”一個唯一的編碼，這個編碼稱為地址，故有N個地址。儲物柜編號(“地址”)22沐風書苑r地址譯碼器CPU向存儲器輸入一個二進制地址，地址譯碼器就要給出一個唯一的選通信號找到相應的字，因此地址譯碼器有N個選通信號輸出。n位二進制地址輸入2n個選通信號輸出使能輸入輸入 譯碼 輸出 CPU地址譯碼器n位二進制地址2n個選

10、通信號地址14地址1地址2地址13地址9地址6地址4地址5地址8地址10地址12地址7地址323沐風書苑r 1-2線譯碼器 AD0D1010101A D0 = A D1 = A 1-2線譯碼器邏輯圖1-2線譯碼器功能表 由于1個輸入變量A僅有1種不同的狀態，因而可以譯出2個輸出信號D0、D1，故該圖為1線輸入、2線輸出譯碼器，簡稱1線-2線譯碼器。進一步推廣將得出如下結論：2線輸入可譯碼為4位輸出，如74HC139；3線輸入可譯碼為8位輸出，如74HC138；4線輸入可譯碼為16位輸出，如74HC154。下面以74HC138為例重點介紹譯碼器的原理38線譯碼器74HC13874HC138將3位

11、二進制碼轉換為8位輸出信號，這8位輸出信號相對于輸入的3位二進制碼的8種編碼始終只有1位輸出有效(低電平有效)。邏輯電路圖圖形符號25沐風書苑r38線譯碼器74HC13874HC138將3位二進制碼轉換為8位輸出信號，這8位輸出信號相對于輸入的3位二進制碼的8種編碼始終只有1位輸出有效(低電平有效)。使能控制端，Ye= E3。可以用于譯碼器擴展。數據輸入端，Ye輸出1時，G7G14打開，Y0Y7正常輸出。數據輸出端，低電平有效。26沐風書苑r38線譯碼器74HC138邏輯表達式27沐風書苑r38線譯碼器74HC138邏輯表達式Ye=E1E2E3。001E1E2E3非門G5E1非門G4E2與門G

12、6Ye結論：只有當 分別為0、0和1時，與門G6的輸出Ye才為1。E1、E2、E328沐風書苑r38線譯碼器74HC138邏輯表達式當Ye=1時，輸出與非門G7-G14被打開。ABC非門G1A非門G2B與非門G7Y0非門G3C29沐風書苑r38線譯碼器74HC13810100010001CE3E2E1輸入11001100110011000100010011100001101111Y1Y0AB1100110111111110111111011111111111111111111111111Y6Y5Y4Y3Y211011011111111110111111011111011111Y7輸出11011

13、1輸出禁能無選通信號輸出輸出使能選通Y0通道30沐風書苑r目 錄 概 念 加法器及其制作 地址譯碼器 譯碼器實驗31沐風書苑r 譯碼實驗123連接順序：32沐風書苑r10100010001CE3E2E1輸入11001100110011000100010011100001101111Y1Y0AB1100110111111110111111011111111111111111111111111Y6Y5Y4Y3Y211011011111111110111111011111011111Y7輸出110111全為高電平，禁止工作狀態只有一個為低電平 0，其余7個輸出引腳全為高電平1 如果出現兩個輸出引腳同時為0的情況