1、EDA/SOPC技術1本課程安排： 學時：32學時（課堂教學24學時，上機實驗8學時）課堂教學內容： 第一章、EDA技術與PLD概述 第二章、Altera及Xilinx可編程邏輯器件 第三章、MAX+PLUS 開發系統入門 第四章、硬件描述語言VHDL 第五章、VHDL設計應用實例教學目的： 了解一類器件，掌握一門設計語言，熟悉一種設計工具。2實驗教學內容及要求： 分4次共8學時。 實驗一：一位全加器的設計; 實驗二：0-999計數器及七段譯碼顯示電路設計； 實驗三：掃描顯示電路設計； 實驗四：數字頻率計的設計及實現。（2次） 掌握 EDA開發系統 MAX+PLUS II，從簡單的電路設計入手

2、，到最后能夠設計比較復雜的電子系統。培養利用EDA技術設計電路系統的實際動手能力。實驗教學目的： 了解一類可編程邏輯器件，掌握一門硬件描述 語言，熟悉使用一種EDA設計工具，設計自己的芯片。3本課件相關參考書目 潘松 黃繼業 等編著，科學出版社 朱正偉 等編著，清華大學出版社VHDL硬件描述語言與數字邏輯電路設計 侯伯亨 顧新 等編著 西安電子科技大學出版社EDA技術及應用譚會生、張昌凡 編著 西安電子科技大學出版社4EDA技術的相關網址： 5第一章 EDA技術概述了解EDA技術的含義了解EDA技術發展歷程理解和掌握EDA技術的主要內容理解和掌握EDA技術的工程設計流程理解數字系統的設計方法簡

3、介 教學目標6理解和掌握EDA技術的主要內容理解和掌握EDA技術的工程設計流程掌握數字系統的設計方法 教學重點7EDA技術的含義及主要內容闡述EDA技術的工程設計流程的研究數字系統設計方法綜述 教學過程8 1.1 EDA技術及其發展 一、什么是EDA？ Electronic Design Automation 即電子設計自動化。二、EDA技術發展的三個階段：1、早期電子CAD階段 20世紀70年代，屬EDA技術發展初期。利用計算機、二維圖形編輯與分析的CAD工具，完成布圖布線等高度重復性的繁雜工作。 典型設計軟件如Tango布線軟件。9 20世紀80年代初，出現了低密度的可編程邏輯器件（PAL

4、_Programmable Array Logic 和GAL_Generic Array Logic），相應的EDA開發工具主要解決電路設計沒有完成之前的功能檢測等問題。 80年代后期，EDA工具已經可以進行初級的設計描述、綜合、優化和設計結果驗證。 2、計算機輔助工程設計CAE階段10 20世紀90年代，可編程邏輯器件迅速發展，出現功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言(VHDL、Verilog HDL)及高性能綜合工具的使用，使過去單功能電子產品開發轉向系統級電子產品開發（即SOC_ System On a Chip：單片系統、或片上系統集成）。 開始實現“概念驅動工

5、程”（Concept Driver Engineering, CDE ）的夢想。 3、電子設計自動化(EDA)階段11三、EDA的廣義定義范圍包括：1、半導體工藝設計自動化；2、可編程器件設計自動化；3、電子系統設計自動化；4、印刷電路板設計自動化；5、仿真與測試、故障診斷自動化；6、形式驗證自動化。 以上各部分統稱為EDA工程12 以大規模可編程邏輯器件為設計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規模可編程器件的開發軟件及實驗開發系統為設計工具，自動完成用軟件方式描述的電子系統到硬件系統的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、布局布線、邏輯仿真，直至完成對于特

6、定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成芯片的一門多學科融合的新技術。 四、EDA技術的狹義定義：131.2 傳統設計方法和 EDA方法的區別：設計任務邏輯真值表邏輯表達式選定器件類型小規模集成門電路中規模集成邏輯器件大規模可編程邏輯器件化簡邏輯表達式邏輯電路連接圖傳統設計方法14 一、傳統設計方法：自下而上（Bottom - up)的 設計方法，是以固定功能元件為基礎，基于電 路板的設計方法。固定功能元件電路板設計完整系統構成系統調試、測試與性能分析系統功能需求輸入輸出15 1. 設計依賴于設計師的經驗。 2. 設計依賴于現有的通用元器件。 3. 設計后

7、期的仿真不易實現和調試復雜。 4. 自下而上設計思想的局限。 5. 設計實現周期長，靈活性差，耗時 耗力，效率低下。 傳統設計方法的缺點：16 設計載體：大規模可編程邏輯器件（第三章）設計工具：計算機、大規模可編程邏輯器件的開發軟件及開發系統系統邏輯描述的主要表達方式：硬件描述語言（第四、五章） EDA技術17 二、 EDA方法：自上而下（Top - Down)的設計方法。其方案驗證與設計、系統邏輯綜合、布局布線、性能仿真、器件編程等均由 EDA工具一體化完成。設計思想不同： 自上而下（Top - Down)的設計方法。 自上而下是指將數字系統的整體逐步分解為各個子系統和模塊，若子系統規模較大

8、，則還需將子系統進一步分解為更小的子系統和模快，層層分解，直至整個系統中各個子系統關系合理，并便于邏輯電路級的設計和實現為止。 自上而下設計中可逐層描述，逐層仿真，保證滿足系統指標。18系統規格設計功能級描述功能級仿真邏輯綜合、優化、布局布線定時仿真、定時檢查輸出門級網表ASIC芯片投片、PLD器件編程、測試ASIC:Application Specific Integrated Circuits, PLD: Programmable Logic Devices19EDA技術實現目標 利用EDA技術進行電子系統設計的最終目標，是完成專用集成電路ASIC(Application Specific

9、 Integrated Circuit)的設計和實現。專用集成電路就是具有專門用途和特定功能的獨立集成電路器件。ASIC的實現可以通過三種途徑：1. 超大規模可編程邏輯器件2. 半定制或全定制專用集成電路3. 混合專用集成電路20三、傳統方法與EDA方法比較： 傳統方法1.從下至上2.通用的邏輯元、器件3.系統硬件設計的后期 進行仿真和調試4.主要設計文件是電原 理圖 EDA方法1.自上至下2.可編程邏輯器件3.系統設計的早期進行仿 真和修改4.多種設計文件，發展趨 勢以 HDL描述文件為主5.降低硬件電路設計難度 EDA技術極大地降低硬件電路設計難度，提高設計效率，是電子系統設計方法的質的飛

10、躍。211.3 EDA技術的主要內容實現載體：大規模可編程邏輯器件 （PLD:Programmable Logic Device）描述方式：硬件描述語言 （HDL:Hard descripation Lauguage) VHDL、Verlog HDL等設計工具：開發軟件、開發系統硬件驗證：實驗開發系統22 FPGA：Field Programmable Gates Array CPLD：Complex Programmable Logic Device 主流公司：Xilinx、Altera、Lattice FPGA/CPLD 顯著優點： 開發周期短、投資風險小、產品上市速 度快、市場適應能力強

11、、硬件修改升級方便。一、 大規模可編程邏輯器件23 三類器件的主要性能指標比較 ASIC：Application Specific Integrated Circuits24 VHDL：IEEE標準，系統級抽象描述能力較強。 Verilog: IEEE標準，門級開關電路描述能力 較強。 ABEL: 系統級抽象描述能力差，適合于門級 電路描述。二、 硬件描述語言 （HDL_Hardware Description Language）25EDA開發工具分為： 集成化的開發系統: 特定功能的開發軟件：綜合軟件 仿真軟件三、軟件開發工具26Altera 公司：Quartus、Maxplus系列Xili

12、nx 公司：ISE、Foundation、 Aillance系列Lattice公司：ispDesignEXPERT 系列集成化的開發系統27 綜合類： Synplicity公司的Synplify/Synplify Pro Synopsys公司的FPGAexpress、FPGA compiler Mentor公司的 LeonardoSpectrum 仿真類： Model Tech公司的Modelsim Aldec 公司的 Active HDL Cadence公司的NC-Verilog、NC-VHDL、NC-SIM 特定功能的開發軟件28 四、實驗開發系統 29 1.4 VHDL綜合（重點） 設計

13、過程通常從高層次的行為描述開始，以低層次的結構描述結束，每個綜合步驟都是對上一層次的轉換。 把用行為和功能層次表達的電子系統轉換為低層次的便于具體實現的模塊組合裝配的過程稱為綜合。設計過程中的每一步都可稱為一個綜合環節。 (1) 從自然語言轉換到VHDL語言算法表示，稱為自然語言綜合； (2) 從算法表示轉換到寄存器傳輸級(Register Transport Level，RTL)表示，即從行為域到結構域的綜合，稱為行為綜合； 30(3) 從寄存器傳輸級表示轉換到邏輯門(含觸發器)表示，稱為邏輯綜合；(4) 從邏輯門表示轉換到版圖表示(ASIC設計)，或轉換到FPGA（現場可編程門陣列）的配置

14、網表文件，可稱為版圖綜合或結構綜合。有了版圖信息就可以制造出芯片。有了對應的配置文件，就可以使對應的FPGA變成具有專門功能的電路器件。31 編譯器和綜合的功能比較C、ASM.程序CPU指令/數據代碼：010010 100010 1100軟件程序編譯器 COMPILERVHDL/VERILOG程序 硬件描述語言 綜合器 SYNTHESIZER為ASIC設計提供的 電路網表文件（代表了特定的 硬件結構）（a）軟件語言設計目標流程（b）硬件語言設計目標流程圖1-2 編譯器和綜合的功能比較32 一、設計輸入子模塊 用圖形編輯器、文本編輯器作設計描述， 完成語義正確性、語法規則的檢查。二、設計數據庫子

15、模塊 系統的庫單元、用戶的設計描述、中間 設計結果。三、分析驗證子模塊 各個層次的模擬驗證、設計規則的檢查、 故障診斷。EDA軟件系統的構成33 四、綜合仿真子模塊 實現從高層抽象描述向低層次描述的自 動轉換，及各個層次的仿真驗證。五、布局布線子模塊 完成由邏輯設計到物理實現的映射。34 一、 EDA技術的發展趨勢 1、廣度上：大型機工作站微機 2、深度上： ESDA：（Electronic System Design Automation ） CE： （Concurrent Engineering 并行設 計工程） 單芯片集成：（SOC/SOPC：System On a Programmab

16、le Chip）1.5 EDA技術及EDA工具的發展趨勢 35ESDA： ESDA軟件集成系統的構成和設計、仿真過程技術要求系統目標定義算法建立與仿真驗證任務分解、定義設計規范系統級仿真硬件系統設計VHDL、AHDL設計數字電路設計模擬電路設計綜合與優化優化設計硬件仿真庫電路級仿真器件模擬庫電路結構與模塊劃分ASIC方式綜合優化ASIC模擬庫PLD、FPGA器件庫PCB、MCM實現方式數模混合電路優化PLD、FPGA方式綜合優化電路級驗證、布局布線器設計參數提取和仿真驗證系統調試、系統測試測試儀器儀表行為功能設計驗證算法軟件控制軟件設計系統專用開發系統微控制器總體要求、算法建立專用控制系統PL

17、D的設計36并行工程（CE）： CE是將電子產品及相關制造直至銷售、維護全過程統一進行設計的一種方法，其核心是產品設計對象的全面可預見性。 CE要求從管理層次上把工藝、工具、任務、智力和時間的安排協調一致，使用統一的集成化設計環境，由若干個相關的設計小組共享數據庫，同步地進行設計。 并行工程（CE）和自上而下（Top-Down）設計方法被譽為構成現代電子產品開發方式的兩大特征。體現了設計策略的變革。37電子系統的發展趨勢：SOC/SOPC存儲器、P、PLD等多合一38二、EDA工具的發展趨勢 1、輸入工具 發展趨勢是以硬件描述語言（HDL）為主。 2、混合信號處理能力 數/模混合信號的處理 數

18、字信號的描述：VHDL、Verilog HDL 模擬信號的描述：AHDL 微波信號的描述：MHDL 393、仿真工具 仿真分為： 功能仿真：又稱前仿真、系統級仿真或行為仿 真，用于驗證系統的功能。 時序仿真：又稱后仿真、電路級仿真，用于驗 證系統的時序特性、系統性能。 仿真是系統驗證的主要手段，是整個電子設 計過程中花費時間最多的環節。4、綜合工具 綜合：由高層次描述自動轉換為低層次描述的過 程。是EDA技術的核心。40EDA設計的描述層次：行為級描述寄存器傳輸級描述（RTL）門級描述版圖級描述設計前端設計后端綜合分為：行為綜合、邏輯綜合、前端綜合、 版圖綜合、測試綜合411.6 EDA的工程設計流程文本編輯器、圖形編輯器 VHDL綜合器（邏輯綜合、優化） FPGA/CPLD布線/適配器（自動優化、布局、布線、適配）VHDL仿真器（行為仿真、 功能仿真、 時序仿