1、第2章 組合邏輯電路 2.1 集成門電路 2.2 組合邏輯電路的分析和設計 2.3 組合邏輯電路中的競爭-冒險 組合邏輯電路 1. 組合邏輯電路是數字電路中最簡單的一類邏輯電路，其基本特點是結構上無反饋、功能上無記憶，電路在任何時刻的輸出都由該時刻的輸入信號完全確定。集成電路按照集成規模不同，可劃分為小規模集成電路(Small Scale Integration-SSI)、中規模集成電路(Medium Scale Integration-MSI)、大規模集成電路LSI (Large Scale Integration Circuit)和超大規模集成電路VLSI(Very Large Scale

2、 Integration Circuit) 。對于雙極型數字集成電路，一般是按照每塊芯片內集成的邏輯門數目來劃分集成規模的； 對于單極型數字集成電路， 一般是按照每塊芯片內集成的元件數目來劃分集成規模的。表2 - 1 數字集成電路的規模劃分注：以二極管、三極管為開關元件，電流通過PN結的邏輯門電路稱為雙極性邏輯門電路；以MOS管為開關元件，電流不是通過PN結而是通過導電溝道流動的邏輯門電路稱為單極性邏輯門電路。2.1 集成門電路 2.1.1 TTL門電路 TTL門電路由雙極型三極管構成,它的特點是速度快、抗靜電能力強、集成度低、功耗大,目前廣泛應用于中、小規模集成電路中。TTL門電路有74（商

3、用）和54（軍用）兩大系列,每個系列中又有若干子系列,例如，74系列包含如下基本子系列：74:標準TTL(Standard TTL)。74H:高速TTL(Highspeed TTL)。74S:肖特基TTL(Schottky TTL)。74AS:先進肖特基TTL(Advanced Schottky TTL)。74LS:低功耗肖特基TTL(Lowpower Schottky TTL)。74ALS:先進低功耗肖特基TTL(Advanced Lowpower Schottky TTL)。 54系列和74系列具有相同的子系列,兩個系列的參數基本相同,主要在電源電壓范圍和工作環境溫度范圍上有所不同,54系

4、列適應的范圍更大些,如表21所示。不同子系列在速度、功耗等參數上有所不同。TTL門電路采用5V電源供電。 表21 54系列與74系列的比較 系列 電源電壓/V 環境溫度/54 4.55.5 -55+125 74 4.755.25 070三態門（TS門）三態門（Three State）是在TTL邏輯們的基礎上增加一個使能端EN而得到的，輸出端具有高電平（邏輯1）、低電平（邏輯0）和高阻抗狀態（開路狀態）。三態門在計算機總線結構中有著廣泛的應用 2.1.2 CMOS門電路 CMOS門電路由場效應管構成,它的特點是制造工藝簡單、集成度高、功耗低、速度慢、抗靜電能力差。雖然TTL門電路由于速度快和更多

5、類型選擇而流行多年,但CMOS門電路具有功耗低、集成度高的優點,而且其速度已經獲得了很大的提高,目前已可與TTL門電路相媲美。因此，CMOS門電路獲得了廣泛的應用,特別是在大規模集成電路和微處理器中目前已經占據支配地位。 從供電電源區分,CMOS門電路有5VCMOS門電路和3.3VCMOS門電路兩種。3.3VCMOS門電路是最近發展起來的,它的功耗比5VCMOS門電路低得多。同TTL門電路一樣,CMOS門電路也有74和54兩大系列。 74系列5VCMOS門電路的基本子系列如下： 74HC和74HCT:高速CMOS(Highspeed CMOS),T表示和TTL直接兼容。74AC和74ACT:先

6、進CMOS(Advanced CMOS)。74AHC和74AHCT:先進高速CMOS(Advanced Highspeed CMOS)。74系列3.3VCMOS門電路的基本子系列如下：74LVC:低壓CMOS(Lowvoltage CMOS)。74ALVC:先進低壓CMOS(Advanced Lowvoltage CMOS)。 2.1.3 數字集成電路的品種類型 每個系列的數字集成電路都有很多不同的品種類型,用不同的代碼表示,例如: 00:4路2輸入與非門 02:4路2輸入或非門 08:4路2輸入與門 10:3路3輸入與非門 20:雙路4輸入與非門 27:3路3輸入或非門 32:4路2輸入或門

7、 86:4路2輸入異或門 具有相同品種類型代碼的邏輯電路,不管屬于哪個系列,它們的邏輯功能相同,引腳也兼容。 例如,7400,74LS00,74ALS00,74HC00,74AHC00都是引腳兼容的4路2輸入與非門封裝,引腳排列和邏輯圖如圖21所示。 圖21 4路2輸入與非門引腳排列和邏輯圖 2.1.4 數字集成電路的性能參數和使用 1.數字集成電路的性能參數 數字集成電路的性能參數主要包括：直流電源電壓、輸入/輸出邏輯電平、扇出系數、傳輸延時、功耗等。 1)直流電源電壓UCC 一般TTL電路的直流電源電壓為5V,最低4.5V,最高5.5V。CMOS電路的直流電源電壓有5V和3.3V兩種。CM

8、OS電路的一個優點是電源電壓的變化范圍比TTL電路大,如5VCMOS電路當其電源電壓在26V范圍內時能正常工作,3.3VCMOS電路當其電源電壓在23.6V范圍內時能正常工作。 2) 輸入/輸出邏輯電平 數字集成電路有如下四個不同的輸入/輸出邏輯電平參數: 低電平輸入電壓UIL:能被輸入端確認為低電平的電壓范圍。 高電平輸入電壓UIH:能被輸入端確認為高電平的電壓范圍。 低電平輸出電壓UOL:正常工作時低電平輸出的電壓范圍。 高電平輸出電壓UOH:正常工作時高電平輸出的電壓范圍。 圖22和圖23分別給出了TTL電路和CMOS電路的輸入/輸出邏輯電平。當輸入電平在UIL(max)和UIH(min

9、)之間時,邏輯電路可能把它當作0,也可能把它當作1，而當邏輯電路因所接負載過多等原因不能正常工作時,高電平輸出可能低于UOH(min),低電平輸出可能高于UOL(max)。圖22 標準TTL電路的輸入/輸出邏輯電平 圖23 CMOS電路的輸入/輸出邏輯電平(a)5VCMOS電路;(b)3.3VCMOS電路 3)扇出系數 扇出系數指在正常工作范圍內,一個門電路的輸出端能夠連接同一系列門電路輸入端的最大數目。扇出系數越大,門電路的帶負載能力就越強。一般來說,CMOS電路的扇出系數比較高。計算公式為扇出系數= 其中,IOH為高電平輸出電流;IIH為高電平輸入電流;IOL為低電平輸出電流;IIL為低電

10、平輸入電流。 例如,從74LS00與非門的參數表中可以查到,IOH=0.4mA,IIH=20A,IOL=8mA,IIL=0.4mA,因此:扇出系數= 這說明一個74LS00與非門的輸出端能夠連接74LS系列門電路（不一定是與非門）最多20個的輸入端,如圖24所示。 圖24 74LS系列門電路的扇出系數和帶負載能力 (a)低電平輸出時;(b)高電平輸出時 4)傳輸延時tP 傳輸延時tP指輸入變化引起輸出變化所需的時間,它是衡量邏輯電路工作速度的重要指標。傳輸延時越短,工作速度越快,工作頻率越高。tPHL指輸出由高電平變為低電平時,輸入脈沖的指定參考點（一般為中點）到輸出脈沖的相應指定參考點的時間

11、。tPLH指輸出由低電平變為高電平時,輸入脈沖的指定參考點到輸出脈沖的相應指定參考點的時間。標準TTL系列門電路典型的傳輸延時為11ns;高速TTL系列門電路典型的傳輸延時為3.3ns。HCT系列CMOS門電路的傳輸延時為7ns;AC系列CMOS門電路的傳輸延時為5ns;ALVC系列CMOS門電路的傳輸延時為3ns。 5)功耗PD 邏輯電路的功耗PD定義為直流電源電壓和電源平均電流的乘積。一般情況下,門電路輸出為低電平時的電源電流ICCL比門電路輸出為高電平時的電源電流ICCH大。CMOS電路的功耗較低,而且與工作頻率有關(頻率越高功耗越大)；TTL電路的功耗較高,基本與工作頻率無關。 2.數

12、字集成電路的使用 1)類型選擇 設計一個復雜的數字系統時,往往需要用到大量的門電路。應根據各個部分的性能要求選擇合適的門電路,以使系統達到經濟、穩定、可靠且性能優良。在優先考慮功耗,對速度要求不高的情況下,可選用CMOS電路；當要求很高速度時,可選用ECL電路；由于TTL電路速度較高、功耗適中、使用普遍,所以在無特殊要求的情況下,可選用TTL電路。表22給出了常用的TTL、ECL、CMOS電路的主要性能參數比較。表22 常用系列門電路主要性能參數比較TTLECLCMOS功耗 中 大小傳輸延時 中小大抗干擾能力 中弱強系列 參數 2.2 組合邏輯電路的分析和設計 2.2.1 組合邏輯電路的特點

13、邏輯電路可以分為兩大類:組合邏輯電路和時序邏輯電路。組合邏輯電路是比較簡單的一類邏輯電路,它具有以下特點: (1)從電路結構上看,不存在反饋,不包含記憶元件。 (2)從邏輯功能上看,任一時刻的輸出僅僅與該時刻的輸入有關,與該時刻之前電路的狀態無關。 組合邏輯電路的特點可用框圖26表示。 圖26 組合邏輯電路框圖 輸入/輸出表達式描述為y1=F1(x1,x2,xm)y2=F2(x1,x2,xm)yn=Fn(x1,x2,xm) 2.2.2 組合邏輯電路的分析 1.不變輸入情況下組合邏輯電路的分析 分析組合邏輯電路一般是根據給出的邏輯電路圖,通過分析總結出它的邏輯功能。當輸入不變時,具體的步驟通常如

14、下: （1）根據邏輯電路圖,寫出邏輯表達式。 （2）利用所得到的邏輯表達式,列出真值表，畫出卡諾圖。 （3）總結出電路的邏輯功能。表23 函數Z的真值表 A B CZ0 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 100010111 【例2.1】 分析圖27所示的邏輯電路。 解:從邏輯圖可以寫出如下的邏輯表達式: 利用上面的邏輯表達式,列出表23所示的真值表和畫出圖28所示的卡諾圖。 從真值表可以看出,當輸入變量A、B、C中有兩個或兩個以上為1時,輸出Z為1,否則,輸出Z為0。此電路是一個多數表決電路。圖27 電路的邏輯圖 圖28 函數Z的卡諾圖 2.脈沖輸入情

15、況下組合邏輯電路的分析 在脈沖輸入的情況下,組合邏輯電路的工作和不變輸入時是一樣的,即任一時刻電路的輸出只與該時刻電路的輸入有關,與其他時刻的輸入無關。在脈沖輸入的情況下,不同時刻電路的輸入不同時,對應的輸出也可能不同。對電路進行分析時,首先要將輸入分成不同的時段(在每個時段里,輸入的組合是不變的),再確定出每個時段電路的輸出,用波形圖表示電路輸出和輸入之間對應的邏輯關系。 【例2.2】 畫出圖29(a)所示邏輯電路的輸出波形。電路的輸入波形如圖29(b)所示。 解:逐個畫出各個門電路輸出的波形,最后畫出邏輯電路的輸出波形,如圖29(c)所示。圖29 例2.2的波形圖 【例2.3】 畫出圖21

16、0(a)所示邏輯電路的輸出波形。電路的輸入波形如圖210(b)所示。 解:從圖210(a)可以寫出電路輸出的邏輯表達式如下: 從表達式可以得到,當A、B、C同時為0或D為1時,輸出Z為1,否則,Z為0。邏輯電路的輸出波形如圖210(c)所示。圖210 例2.3的波形圖 Review1.TTL, CMOS2. SSI, MSI, LSI, VLSI3.數字集成電路的主要性能參數：直流電源電壓、輸入/輸出邏輯電平、扇出系數、傳輸延時、功耗等4.邏輯電路的分類5.組合邏輯電路的特點 6.組合邏輯電路的分析 （1）不變輸入情況下組合邏輯電路的分析：分析邏輯電路圖，總結邏輯功能 （2）脈沖輸入情況下組合

17、邏輯電路的分析：將輸入分成不同的時段(在每個時段里,輸入的組合是不變的),再確定出每個時段電路的輸出,用波形圖表示電路輸出和輸入之間對應的邏輯關系。 2.2.3 組合邏輯電路的設計 設計組合邏輯電路,就是要根據給定的邏輯功能要求,求出邏輯函數表達式,然后用邏輯器件去實現所得邏輯函數。實現組合邏輯電路所用的邏輯器件可分為三大類:基本門電路、MSI組合邏輯模塊、可編程器件。本節中只介紹使用基本門電路設計、實現組合邏輯電路的方法和步驟,用MSI組合邏輯模塊實現組合邏輯電路的方法在第三章中介紹,用可編程器件實現組合邏輯電路的方法將在第六章中介紹。 1.用基本門電路設計組合邏輯電路的一般步驟 用基本門電

18、路設計和實現組合邏輯電路的一般步驟如下:（1）根據實際問題確定輸入、輸出變量的個數并定義變量。（2）根據功能要求列出待設計電路的真值表。（3）用邏輯代數公式或卡諾圖求邏輯函數的最簡表達式。（4）根據要求使用的門電路類型，將輸出函數表達式轉化為與之適應的形式。（5）根據最后所得到的函數表達式畫出邏輯電路圖。【例】某公司有A、 B、 C 三個股東，分別占有公司50%、30%和20%的股份。一個議案要獲得通過，必須有超過50%股權的股東投贊成票。通過為1，不通過為0。用門電路實現該表決電路。 【例2.4】 設計一個有三個輸入、一個輸出的組合邏輯電路,輸入為二進制數。當輸入二進制數能被3整除時,輸出為

19、1,否則,輸出為0。 解:設輸入變量為A、B、C,輸出變量為Z。根據邏輯功能要求,列出的電路的真值表如表24所示,畫出的卡諾圖如圖211所示。由卡諾圖得到的輸出Z的表達式如下: 根據上面表達式可以得到圖212(a)和圖212(b)的兩種不同實現。圖211 函數Z的卡諾圖 表24 電路的真值表 A B CZ0 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 110010010 圖212 例2.4的邏輯圖 2. 用與非門設計組合邏輯電路 我們知道,與、或、非是最基本的三種邏輯運算,任何一個邏輯函數都可以用這三種運算的組合來表示。也就是說,任何一個邏輯函數都可以用與門、或

20、門、非門這三種門電路來實現。利用與非門,通過簡單的連接轉換,可以很容易地構造出與門、或門和非門,如圖213所示。因此,任何一個邏輯函數都可以用與非門來實現,由于這一原因,與非門獲得了廣泛的應用。圖213 用與非門構造與門、或門和非門 用與非門設計、實現組合邏輯電路時,可以根據求得的函數最簡與或表達式,先畫出用與門、或門和非門實現的電路,然后再用與非門去替代。而常用的做法是將最簡與或表達式轉換為與非與非表達式,直接用與非門去實現邏輯電路。 用與非門設計和實現組合邏輯電路的一般步驟如下: （1）分析邏輯功能要求,確定輸入/輸出變量。 （2）列出真值表。 （3）用邏輯代數公式或卡諾圖求出邏輯函數的最

21、簡與或表達式。 （4）通過兩次求反,利用摩根定律將最簡與或表達式轉換為與非與非表達式。 （5）用與非門實現所得函數。 圖214 卡諾圖 【例2.5】 設計一個組合邏輯電路,輸入是四位二進制數ABCD,當輸入大于等于9而小于等于14時輸出Z為1,否則輸出Z為0。用與非門實現電路。 解:本電路有四個輸入變量A、B、C、D和一個輸出變量Z。根據邏輯功能的要求,可以列出如表25所示的真值表,再畫出如圖214所示的卡諾圖。 由卡諾圖可以得到輸出Z的最簡與或表達式為 表25 例2.5題的真值表 轉換為與非與非表達式: 根據上面與非與非表達式可以畫出僅用與非門實現的邏輯圖,如圖215所示。 圖215 例2.

22、5的邏輯圖 3. 用或非門設計組合邏輯電路 同與非門一樣,利用或非門,通過簡單的連接轉換,也可以很容易地構造出與門、或門和非門,如圖216所示。因此,任何一個邏輯函數也都可以用或非門來實現。 圖216 用或非門構造與門、或門和非門 用或非門設計和實現組合邏輯電路的一般步驟如下:（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數公式或卡諾圖求出邏輯函數的最簡或與表達式。（4）通過兩次求反,利用摩根定律將最簡或與表達式轉換為或非或非表達式。（5）用或非門實現所得函數。表26 例2.6題的真值表 【例2.6】 一組合邏輯電路的真值表如表26所示,用或非門實現該電路。 轉換

23、為或非或非表達式: 根據上面或非或非表達式可以畫出僅用或非門實現的邏輯圖,如圖218所示。圖 217 卡諾圖 圖218 例2.6的邏輯圖2.3 組合邏輯電路中的競爭-冒險 在2.2節中介紹的組合邏輯電路的分析和設計,是基于穩定狀態這一前提的。所謂穩定狀態,是指輸入變量不發生變化,輸出變量也不會發生變化的情況，均為考慮信號在線路以及器件傳輸與變換時所發生的延遲現象。事實上，正是由于這些延遲，當輸入信號發生變化時，其輸出信號不能同步地跟隨輸入信號的變化而變化，而是經過一段過渡時間后才能達到原先所期望地狀態，從而產生瞬間的錯誤輸出，造成邏輯功能上的瞬間紊亂。這種現象就像瞬時冒出來的危險動作一樣，因而

24、被稱為邏輯電路的“冒險現象”。 現在讓我們分析一下圖219所示的組合邏輯電路。圖219 示例電路 從圖中可以得到: 當B和C保持為1不變時,由上式得到 ,即此時輸出應該恒定為1,與輸入A無關。而實際情形為,如果A不變,則無論A是0還是1,輸出都為1；如果A發生變化,則輸出不一定恒為1。 再看一下具體電路: 當B=C=1,A=0時,與非門G2的輸出為1,G1的輸出為1,G3的輸出為0,因此，G4的輸出為1。 當B=C=1,A=1時,G1輸出為0,G2輸出為0,G3輸出為1,G4輸出也為1。 當B=C=1,A由0變為1時,將使G1和G2的輸出由1變為0,G3輸出則由0變為1。G1和G2輸出的變化比

25、A的變化延遲tp,G3輸出的變化比A的變化延遲2tp。因此,G2的輸出先變為0而G3的輸出后變為1。這樣,在G2的輸出變化之前,G2輸出為1,G3輸出為0；當G2的輸出已經變化而G3的輸出還沒有變化時,G2、G3的輸出同時為0；在G3的輸出變化之后,G2輸出為0,G3輸出為1?？梢?任何時刻，G4最少有一個輸入為0,因此,其輸出Z一直保持為1。 當B=C=1,A由1變為0時,將使G1和G2的輸出由0變為1,G3輸出則由1變為0。G1和G2輸出的變化比A的變化延遲tp,G3輸出的變化比A的變化延遲2tp。因此,G2的輸出先變為1而G3的輸出后變為0。這樣,在G2的輸出變化之前,G2輸出為0,G3

26、輸出為1；當G2的輸出已經變化而G3的輸出還沒變化時,G2、G3的輸出同時為1；在G3的輸出變化之后,G2輸出為1,G3輸出為0。由此可見,在G2的輸出已經變化而G3的輸出還沒變化這段時間里,由于G2、G3的輸出同時為1,使G4的兩個輸入同時為1,此時會在G4的輸出產生一個短暫的0脈沖。 1.競爭與冒險 在組合邏輯電路中,當一個輸入信號經過多條路徑傳送后又重新匯合到某個門電路上，由于路徑不同而導致時延不同，到達匯合點的時間有先有后,這種現象稱為競爭。 由于競爭而使電路的輸出端產生尖峰脈沖,從而導致后級電路產生錯誤動作的現象稱為冒險。產生0尖峰脈沖的稱為0型冒險，它主要出現在與或、與非、與或非型

27、電路中；產生1尖峰脈沖的稱為1型冒險，它主要出現在或與、或非型電路中。 2.競爭-冒險的判斷 判斷一個組合邏輯電路是否存在競爭-冒險有兩種常用的方法:代數法和卡諾圖法。 1)代數法 在一個組合邏輯電路中,如果某個門電路的輸出表達式在一定條件下簡化為 或 的形式,而式中的A和 是變量A經過不同傳輸途徑來的,則該電路存在競爭-冒險現象。 存在0型冒險 存在1型冒險 【例2.7】 判斷圖220所示的邏輯電路是否存在冒險。 解:從邏輯圖可以寫出如下邏輯表達式: 從表達式可以看出,當B=0、C=D=1時, 。因此,該電路存在0型冒險。圖220 例2.7的邏輯圖 圖221 例2.8的邏輯圖 【例2.8】

28、判斷圖221所示的邏輯電路是否存在冒險。解:從邏輯圖可以寫出如下邏輯表達式: 從表達式可以得到,當B=1、C=0時, 。因此,該電路存在1型冒險。 2)卡諾圖法 如果邏輯函數對應的卡諾圖中存在相切的圈,而相切的兩個方格又沒有同時被另一個圈包含,則當變量組合在相切方格之間變化時,存在競爭-冒險現象。 【例2.9】 判斷實現邏輯表達式 的電路是否存在冒險。 解:畫出Z的卡諾圖如圖222所示。從卡諾圖中可以看出：1號圈中編號1的方格和2號圈中編號5的方格相切而且沒有同時被另一個圈包含；另外,1號圈中編號3的方格和3號圈中編號11的方格相切而且也沒有同時被另一個圈包含。因此,當變量組合在編號1方格和編號5方格之間變化或在編號3方格和編號11方格之間變化時,存在冒險現象。兩種情況對應的變量組合如下:在編號1方格和編號5方格中,A=0、C=0、D=1、B變化。在編號3方格和編號11方格中,B=0、C