1、第2章 邏輯門電路2.1 CMOS門電路2.2 TTL門電路2.3 雙極型CMOS門電路？內(nèi)部電路是什么樣的，如何實現(xiàn)相應(yīng)的邏輯功能？門電路有哪些參數(shù)？如何正確使用？概 述1.問題的提出概 述2.門電路的分類2.2 LSTTL門電路2.2.3 LSTTL門電路的電氣特性2.2.1 分立元件門電路 當(dāng)二極管加正向電壓時，二極管導(dǎo)通，壓降維持在0.7V左右，當(dāng)二極管加反向電壓時，處于截止?fàn)顟B(tài)，只有極微小的電流IS（A級）流過。 數(shù)字電路中二極管模型二極管KADVON=0.7VAK2.2.1 分立元件門電路 關(guān)的條件（管子截止） 當(dāng)vI0.7時，vBE0.7V，iB0，iC0，vOVCC 。 三極管

2、在電路中有三種工作狀態(tài)：放大狀態(tài)、截止?fàn)顟B(tài)、飽和狀態(tài)。2.2.1 分立元件門電路1與門 定義：低電平02V，高電平35V。 A BLA BL1V 1V1V 4V4V 1V4V 4V1.7V1.7V1.7V4.7V0 00 11 01 100012.2.1 分立元件門電路2或門 ALB1A BLA BL1V 1V1V 4V4V 1V4V 4V0.3V3.3V3.3V3.3V0 00 11 01 101112.2.1 分立元件門電路3非門 A1LALAL0V5V015V0.3V102.2.1 分立元件門電路（1）高低電平偏移 分立元件門電路存在的問題:既非高電平也非低電平2.2.1 分立元件門電路

3、 當(dāng)驅(qū)動門輸出高電平時（2）負(fù)載特性差 負(fù)載電流流過RC將產(chǎn)生壓降，使高電平輸出電壓下降，因此，要求RC越小越好。2.2.1 分立元件門電路 當(dāng)門電路輸出低電平時 在iT不變的情況下， iC越小， 允許灌電流 iL越大。因此，要求RC越大越好。iTiL+iC= 各電流之間的關(guān)系： iT增大將使驅(qū)動門低電平輸出電壓上升。2.2.1 分立元件門電路2.2.2 LSTTL與非門 TTLTransistor Transistor Logic三極管三極管邏輯TTL分以下4個系列： 74H系列：高速系列 74S系列：肖特基系列 74LS系列 ：低功耗、肖特基系列 74系列: 經(jīng)典系列 發(fā)展方向：降低功耗，

4、提高速度。74系列TTL與非門 輸入部分：與門。 中間VT2、R2 、 R3組成倒相級。 由 R4 、 VT4、 VD3、 VT5 組成輸出級。 輸入級是三極管，輸出級是三極管TTL邏輯電路。 輸入級的VT1為多發(fā)射極三極管VD1、VD2構(gòu)成輸入保護(hù)電路。 2.2.2 LSTTL與非門0.3V1V(1) 輸入有低電平時，輸出為高電平(關(guān)態(tài)) VCC經(jīng)R2有電流向VT4的基極流去，得電壓方程式：2.2.2 LSTTL與非門只要電路參數(shù)設(shè)計合適，可使VT2 、VT5處于飽和狀態(tài)。(2) 輸入全為高電平時，輸出為低電平(開態(tài)) VC2電壓不能同時使VT4和VD3導(dǎo)通，故VT4和VD3截止。VC2 =

5、 VCES2+VBE50.3+0.7=1VvO=VCES50.3V3.6V3.6V2.1V1V2.2.2 LSTTL與非門 A BVP VT2 VT5 VC2 VT4 Y3.6V 0.3V3.6V 3.6V1.0V2.1V截止 截止導(dǎo)通 導(dǎo)通VCC1.0V導(dǎo)通截止3.6V0.3V TTL邏輯門具有輸入全“1”，輸出為“0”；輸入有“0”，輸出為“1”的與非邏輯關(guān)系，因而它是與非門。(3) 結(jié)論 2.2.2 LSTTL與非門LSTTL與非門電路（1）提高電路中所有電阻阻值以降低功耗;與74系列TTL門電路相比，LSTTL門電路有以下幾方面改進(jìn)：2.2.2 LSTTL與非門（2）將所有可能飽和的三

6、極管用肖特基三極管代替肖特基三極管2.2.2 LSTTL與非門（3）RB、RC、VT6組成有源泄放電路，提高VT5的開關(guān)速度。有源泄放電路2.2.2 LSTTL與非門OC 門OC 門引線排列從左下角 開始,逆時針計算 缺口標(biāo)記17814絕大多數(shù)右下角GND絕大多數(shù)左上角Vcc 74LS00是在一個封裝內(nèi)有四個相同的與非門。其外形如圖所示。正視圖集成與非門74LS002.2.2 LSTTL與非門2.2.3 LSTTL門電路的電氣特性2.高低電平極限參數(shù)符號74HC0074LS00VOH(min)4.4V (IOH=-4mA)2.7V (IOH=-0.4mA)VOL(max)0.26V (IOL=

7、4mA)0.5V (IOL=8mA)VIH(min)3.5V2VVIL(max)1.5V0.8V2.1 CMOS門電路2.1.1 MOS管的開關(guān)特性2.1.2 CMOS門電路的結(jié)構(gòu)和原理2.1.6 CMOS漏極開路（OD）門2.1.7 CMOS三態(tài)門2.1.8 CMOS傳輸門2.1.1 MOS管的開關(guān)特性 MOS管又稱為絕緣柵型場效應(yīng)三極管（Metal-Oxide-Semiconductor Field Effect Transistor , MOSFET） MOS管分為N溝道增強(qiáng)型、 N溝道耗盡型、 P溝道增強(qiáng)型、 P溝道耗盡型四種類型。 取一塊P型半導(dǎo)體作為襯底，用B表示。用氧化工藝生成一

8、層SiO2 薄膜絕緣層。用光刻工藝腐蝕出兩個孔。 擴(kuò)散兩個高摻雜的N型區(qū)，從而形成兩個PN結(jié)。 從N型區(qū)引出電極，一個是漏極D，一個是源極S。 在源極和漏極之間的絕緣層上鍍一層金屬鋁作為柵極G。1.NMOS管的結(jié)構(gòu)和符號2.1.1 MOS管的開關(guān)特性 （1） 當(dāng)vGS=0V時 當(dāng)vGS=0V時，漏極D和源極S之間為兩個PN結(jié)，兩端加上電壓總有一個PN結(jié)反偏，因此，無電流流過，iD=0。管子處于截止?fàn)顟B(tài)。2. MOS管的工作原理2.1.1 MOS管的開關(guān)特性 （2） 當(dāng)vGS0時 vGS0將在絕緣層產(chǎn)生電場， 該電場將SiO2絕緣層下方的空穴推走，同時將襯底的電子吸引到下方，形成導(dǎo)電溝道。反型層

9、 當(dāng)vDS0產(chǎn)生有漏極電流iD。這說明vGS對iD的控制作用。2.MOS管的工作原理 思考：何謂反型層？何謂開啟電壓？2.1.1 MOS管的開關(guān)特性3.NMOS管和PMOS管的通斷條件NMOSPMOS2.1.1 MOS管的開關(guān)特性NMOS是柵極高電平導(dǎo)通,低電平斷開,PMOS是柵極低電平導(dǎo)通,高電平斷開討論題：CMOS門電路多余引腳的處理。 將2輸入的CMOS邏輯門轉(zhuǎn)換成CMOS反相器，其中的一個引腳多余，請分析以下4種處理方法的合理性。 結(jié)論：CMOS門電路多余引腳不能懸空；輸入引腳接一電阻到地相當(dāng)于輸入低電平。 2.1.3 CMOS門電路的靜態(tài)特性2.1.5 CMOS邏輯門系列CMOS門電

10、路幾種常見系列：（1）CD4000系列：基本系列，速度較慢（2）74HC系列：速度比CD4000系列提高近10倍（3）74HCT系列：與LSTTL門電路兼容（4）LVC系列：低電壓系列OC 門TTL集電極開路門 OC 門Open-Collector2.1.6 CMOS漏極開路門3CMOS漏極開路門（Open-Drain，OD門） VOH=VDD- iLR 2.1.6 CMOS漏極開路門應(yīng)用一：可以線與，簡化硬件電路。4OD門和OC門的應(yīng)用2.1.6 CMOS漏極開路門線與的實際應(yīng)用實例光電報警系統(tǒng) 2.1.6 CMOS漏極開路門應(yīng)用之二：可實現(xiàn)電平轉(zhuǎn)換VOH3.3VVIH（min）=70%VDD=3.5V2.1.6 CMOS漏極開路門應(yīng)用之三： 驅(qū)動大電流負(fù)載2.1.7 CMOS三態(tài)門1CMOS三態(tài)門的電路結(jié)構(gòu)和工作原理 三態(tài)輸出邏輯門（Three-State Logic，TSL）有三種狀態(tài)：0態(tài)、1