1、Art of Layout主要工作注意事項 畫之前的準備工作 與circuit designer溝通 layout的金屬線尤其是電源線、地線 保護環 襯底噪聲 管子的匹配精度 一般性注意事項 有待解決的問題 先估算芯片面積： 先分別計算各個電路模塊的面積，然后再加上模塊之間走線以及端口引出等的面積，即得到總的芯片面積。 TopDown設計流程： 先根據電路規模對版圖進行整體布局，芯片的整體布局包括主要單元的形狀大小以及位置安排，電源和地的布局，輸入輸出引腳的放置等，統計整體芯片的引腳個數，包括測試點也要確定好，嚴格確定每個模塊的引腳屬性、位置 。Layout之前的準備工作 模塊的放置應該與信號

2、的流向一致 ，每個模塊一定按照 確定好的引腳位置引出自己的連線 保證主信號信道簡單通暢，連線盡量短、少拐彎、等長 不同模塊的電源、地分開，以防干擾 ，電源線的寄生電 阻盡可能減小，避免各模塊的電源電壓不一致。 盡可能把電容、電阻和大管子放在側旁，利于提高電路的抗干擾能力。 詳細的整體布局的考慮因素 目的：搞清楚電路的結構和工作原理 ，明確電路設計中對版圖有 特殊要求的地方（可能出現問題的地方）。 包含內容： 確保金屬線的寬度和引線孔的數目能夠滿足要求（各通路的電流在典型情況和最壞情況的大小），尤其是電源線和地線的寬度。 差分對管、有源負載、電流鏡、電容陣列、電阻陣列等要求匹配良好的子模塊 電路

3、中MOS管、電阻、電容對精度的要求 易受干擾的電壓傳輸線 、高頻信號傳輸線 與circuit designer溝通 根據電路在最壞情況下的電流值來決定金屬線的寬度以及接觸孔的排列方式和數目，以避免電遷移。 電遷移效應：所謂電遷移效應是指當傳輸電流過大時，電子碰撞金屬原子，導致原子移位而使金屬斷線。在接觸孔周圍，電流比較集中，電遷移效應更加容易發生。 避免天線效應 天線效應長金屬線（面積較大的金屬線）在刻蝕的時候，會吸引大量的電荷（因為工藝中刻蝕金屬是在強場中進行的），這時如果該金屬直接與管子柵（相當于有柵電容）相連的話，可能會在柵極形成高電壓會影響柵極氧化層的質量，降低電路的可靠性和壽命。la

4、yout的金屬線尤其是電源線、地線天線效應的解決方法：用另外一層更高一層的金屬來割斷本層的大面積金屬，如下圖所示。 芯片金屬線存在寄生電阻和寄生電容效應 寄生電阻會使電壓產生漂移，導致額外噪聲的產生； 寄生電容耦合會使信號之間互相干擾。 關于寄生電阻： 鏡像電流源內部的晶體管在版圖上應該放在一起 ，然后通過連線引到各個需要供電的模塊 。 加粗金屬線 存在對稱關系的信號的連線也應該保持對稱，使得信號線的寄生電阻保持相等 。 關于寄生電容 避免時鐘線與信號線的重疊 兩條信號線應該避免長距離平行，信號線之間交叉對彼此的影響比二者平行要小； 輸入信號線和輸出信號線應該避免交叉； 對于易受干擾的信號線，

5、在兩側加地線保護； 模擬電路的數字部分，需要嚴格隔離開。 信號連線對稱的圖例 避免閂鎖效應：最常見的Latchup誘因是電源、地的瞬態脈沖， 這種瞬態脈沖可能的產生原因是瞬時電源中斷等，它可能會 使引腳電位高于vdd或低于vss，容易發生 latchup。因此 對于電路中有連接到電源或地的MOS管，周圍需要加保護環。 容易發生latchup的地方：任何不與power supply、substrate 相連的引腳都可能。所以精度要求高時，要查看是否有引腳 引線既不連power supply，也不連substrate，凡是和這樣的 引線相連的源區、漏區都要接保護環。 保護環要起到有效的作用就應該使

6、保護環寬度較寬、電 阻較低，而且用深擴散材料。 保護環 N管的周圍應該加吸收少子電子的N型保護環（ntap），ntap環接vdd；P管的周圍應該加吸收少子空穴的P型保護環（ptap），ptap環接gnd。雙環對少子的吸收效果比單環好。 下圖是一個N管保護環的例子。 襯底噪聲產生原因：源、漏-襯底pn結正偏導通，或者電源連線接點引入的串繞，使得襯底電位會產生抖動偏差，這稱為襯底噪聲。 解決方法： 對于輕摻雜的襯底，要用保護環把敏感部分電路包圍起來 把gnd和襯底在片內連在一起，然后由一條線連到片外的全 局地線,使得gnd和襯底的跳動一致，也可以消除襯底噪聲。 場屏蔽作用：每個block外圍一層金

7、屬（ptap），使每單元 模塊同電勢，而且模塊之間不相互影響。 襯底噪聲(substrate noise) 襯底可靠電位的連接： 盡量把襯底與電源的接觸穿孔（substrate contact） 的位置和該位置的管子的襯底注入極（substrate injector）的距離縮小，距離越近越好，因為這種距離 的大小對襯底電位偏差影響非常大。 把襯底接觸孔的數量增多，盡量多打孔，保證襯底與電 源的接觸電阻較小。 電流成比例關系的MOS管，應使電流方向一致，版圖中晶體管盡量同向，開關管可以忽略。 配置dummy器件，使版圖周邊條件一致，結構更加對 稱。下圖是dummy電容的使用。dummy器件的配置

8、：為 了使得器件B周邊的電特性比較一致，會在版圖中加入 dummy cell（如圖4中右邊的電容），盡管它在電路中 是多余的。 管子的匹配精度 在處理匹配性要求高的對管（如差分輸入對管）時，采 用交叉對稱的結構比較好 。下圖為晶體管交叉對稱 。 MOS器件的匹配主要有四方面影響因素： 柵面積：匹配度與有源區面積（S=WL）成反比關系。 柵氧化層厚度：一般薄柵氧化層的管子的匹配度較高； 溝道長度調制：管子的不匹配與VGS的不匹配成正比， 與溝道長度成反比； 方向（orientation）：沿晶體不同軸向制作的管子的遷移率不同，這就會影響管子跨導的匹配度；把需要匹配的一組管子放在一個cell中 ，

9、避免因旋轉cell而產生的方向不匹配 。 dummy器件的詳細講述： 如果周邊環境不同，會使工藝中的刻蝕率不同，比如：線寬大，刻蝕率大，刻蝕的快。刻蝕的快慢會影響線電阻等電學參數。例子：尺寸較大的管子被拆成小管子并聯時，要在兩端的小管的柵旁加上dummy gate，這樣可以保證比較精確的電流匹配。 而且這種dummy gate的寬度可以比實際的柵寬小。 各個小管子的gate 最好用metal聯起來，如果用poly連會引起刻蝕率的偏差。詳細圖例如下： 主要單元電路的匹配：差分對的管子位置和連線長短都要對稱，能合為一條線的連線就要合；差分對主要使VGS匹配，而電流鏡主要使ID匹配。 MOS匹配的幾

10、點注意： contact孔、metal走線不要放在有源區內 ，如果metal一定要跨過 有源區的話，就應該加入dummy 走線。 最好把匹配管子放在遠離深擴散邊緣的地方，至少要兩倍結深。N- well屬于深擴散，PMOS也要放在阱內距離阱邊較遠處。 盡量使用NMOS管來作匹配管，因為NMOS比PMOS更易達到匹配 。 為避免由gradient引起的mismatch，采用conmmon-centroid layout 同心結構，且盡量緊密 ，差分對可用cross-coupled pairs結構。 匹配器件要遠離功率器件擺放，功耗大于50mw的就屬于功率器件。 大功率供電的版圖及W、L比較大的器件

11、的版圖 W較大的管子應拆成小單元并聯 ，拆成多少個單元。原 則是：每個單元的電阻要小于所有單元連起來后的總的。 如果拆成的單元數過多，應分兩排擺放。 大功率供電：一般問題出現在有大電流的地方，避免電 遷移。 電源線、地線、信號線的布線 不同電路的電源線和地線之間會有一些噪聲影響，比如模擬電路和數字電路的電源和地線，還有一些敏感電路的電源線、地線。這就需要把他們保護起來，保證它們不互相影響。 數字電路和模擬電路的gnd要分開。 信號線的布線 ： * 如果兩條信號線的走向平行，平行線間的寄生電容會把兩個信號耦合，產生噪聲。 * 兩臨近信號線上的信號相互影響稱為串繞（crosstalk）。減少串繞的方法 ：采用差分結構把crosstalk化為共模擾動。 * 對敏感信號線進行保護 ，方法：把敏感信號線屏蔽起來。 例如：在模擬信號線的兩邊用同層金屬畫兩條地線，這就對該信號線進行了橫向平面的保護。 * 將敏感電路部分與易產生噪聲的地方（如：襯底注入極）間距加大。 地線、電源線上盡量多的打孔，以保證P型襯底良好接地和Nwell的良好接觸。 Grid網格的大小不宜隨意改動 。 引線孔千萬不要疊在一起，應該并排放在一起 ，影響成 品率 。