1、SoC設(shè)計(jì)方法與實(shí)現(xiàn)設(shè)計(jì)方法與實(shí)現(xiàn)第十章可測性設(shè)計(jì)可測性設(shè)計(jì)郭煒郭煒 魏繼增魏繼增 郭箏郭箏 謝憬謝憬內(nèi)容大綱內(nèi)容大綱測試的概念和原理測試的概念和原理故障建模故障建模自動測試向量生成自動測試向量生成可測性設(shè)計(jì)可測性設(shè)計(jì)可測性方法（可測性方法（SCAN、MEMORY BIST、 Boundary SCAN）內(nèi)容大綱內(nèi)容大綱測試的概念和原理測試的概念和原理故障建模故障建模自動測試向量生成自動測試向量生成可測性設(shè)計(jì)可測性設(shè)計(jì)可測性方法（可測性方法（SCAN、MEMORY BIST、 Boundary SCAN）測試概念和原理測試概念和原理測試包含了三方面的測試包含了三方面的內(nèi)容：已知的測試矢內(nèi)容：已

2、知的測試矢量、確定的電路結(jié)構(gòu)量、確定的電路結(jié)構(gòu)和已知正確的輸出結(jié)和已知正確的輸出結(jié)果果 按測試方式的分類按測試方式的分類 窮舉測試矢量窮舉測試矢量 n窮舉測試矢量是指所有可能的輸入矢量。 功能測試矢量功能測試矢量 n功能測試矢量主要應(yīng)用于驗(yàn)證測試中，目的是驗(yàn)證各個(gè)器件的功能是否正確。 結(jié)構(gòu)測試矢量結(jié)構(gòu)測試矢量 n這是一種基于故障模型的測試矢量，它的最大好處是可以利用電子設(shè)計(jì)自動化（EDA）工具自動對電路產(chǎn)生測試向量，并且能夠有效地評估測試效果。 測試向量舉例說明測試向量舉例說明例如，如果要測試?yán)纾绻獪y試74181ALU，其有，其有14個(gè)輸入端個(gè)輸入端口口n窮舉測試向量n就需要214=16

3、384個(gè)測試矢量，對于一個(gè)有38個(gè)輸入端口的16位的ALU來說，以10 MHz的速度運(yùn)行完所有的測試矢量需要7.64個(gè)小時(shí) 測試向量舉例說明測試向量舉例說明功能測試向量功能測試向量n以74181ALU為例，只需要448個(gè)測試矢量，但是目前沒有算法去計(jì)算矢量是否覆蓋了芯片的所有功能。結(jié)構(gòu)測試向量結(jié)構(gòu)測試向量n74181ALU只需要47個(gè)測試矢量。這類測試矢量的缺點(diǎn)是有時(shí)候工具無法檢測所有的故障類型。 SoC測試的目的測試的目的 尋找最小的測試向量集去覆蓋更多的芯片以及尋找最小的測試向量集去覆蓋更多的芯片以及板級的故障板級的故障衡量標(biāo)準(zhǔn)：故障覆蓋率衡量標(biāo)準(zhǔn)：故障覆蓋率自動測試設(shè)備自動測試設(shè)備 (A

4、TE) 測試設(shè)備附件測試設(shè)備附件探針卡探針卡機(jī)械手機(jī)械手測試板測試板 4x1典型測試項(xiàng)目典型測試項(xiàng)目1.連接性（接觸）測試連接性（接觸）測試2.DC參數(shù)測試參數(shù)測試3.功能測試功能測試4.AC參數(shù)測試參數(shù)測試內(nèi)容大綱內(nèi)容大綱測試的概念和原理測試的概念和原理故障建模故障建模自動測試向量生成自動測試向量生成可測性設(shè)計(jì)可測性設(shè)計(jì)可測性方法（可測性方法（SCAN、MEMORY BIST、 Boundary SCAN）缺陷、故障、誤差和漏洞缺陷、故障、誤差和漏洞 缺陷是指在集成電路制造過程中，在硅片上所產(chǎn)生的缺陷是指在集成電路制造過程中，在硅片上所產(chǎn)生的物理異常，如某些器件多余或被遺漏了。物理異常，如某

5、些器件多余或被遺漏了。故障是指由于缺陷所表現(xiàn)出的不同于正常功能的現(xiàn)象故障是指由于缺陷所表現(xiàn)出的不同于正常功能的現(xiàn)象，如電路的邏輯功能固定為，如電路的邏輯功能固定為1或或0。誤差是指由于故障而造成的系統(tǒng)功能的偏差和錯(cuò)誤。誤差是指由于故障而造成的系統(tǒng)功能的偏差和錯(cuò)誤。漏洞是指由于一些設(shè)計(jì)問題而造成的功能錯(cuò)誤，也就漏洞是指由于一些設(shè)計(jì)問題而造成的功能錯(cuò)誤，也就是常說的是常說的bug。 制造缺陷和故障表現(xiàn)形式制造缺陷和故障表現(xiàn)形式制造過程中的缺陷故障表現(xiàn)形式線與線之間的短路邏輯故障電源與電源之間的短路總的邏輯出錯(cuò)邏輯電路的開路固定型故障線開路邏輯故障或延遲故障MOS管源漏端的開路延遲或邏輯故障MOS管

6、源漏端的短路延遲或邏輯故障柵級氧化短路延遲或邏輯故障PN結(jié)漏電延遲或邏輯故障常見故障模型常見故障模型 固定型故障固定型故障 晶體管固定開晶體管固定開/短路故障短路故障 橋接故障橋接故障 延遲故障延遲故障存儲單元故障存儲單元故障模擬故障模擬故障固定型故障固定型故障 這是在集成電路測試中使用最早和最普遍的故這是在集成電路測試中使用最早和最普遍的故障模型，它假設(shè)電路或系統(tǒng)中某個(gè)信號永久地障模型，它假設(shè)電路或系統(tǒng)中某個(gè)信號永久地固定為邏輯固定為邏輯0或者邏輯或者邏輯1，簡記為，簡記為SA0（Stuck-At-0）和）和SA1（Stuck-At-1） 固定型故障舉例固定型故障舉例共包含共包含2(Npin

7、s + Nports) = 2(11+5) = 32個(gè)固定型故障個(gè)固定型故障 故障合并端口端口A的的SA0故障和端口故障和端口Z的的SA0故障等效，同樣故障等效，同樣的端口的端口A的的SA1故障和端口故障和端口Z的的SA1故障等效，因故障等效，因此在考慮測試矢量集的時(shí)候可以合并故障，只需要此在考慮測試矢量集的時(shí)候可以合并故障，只需要從子故障集合從子故障集合A：SA0，Z：SA0和和A：SA1，Z：SA1中各選擇一個(gè)故障類型。中各選擇一個(gè)故障類型。晶體管開路故障晶體管開路故障晶體管短路故障晶體管短路故障存儲器故障模型存儲器故障模型單元固定故障（單元固定故障（SAF，Stuck-At Fault）

8、n單元固定故障指的是存儲器單元固定在0或1。為了檢測這類故障需要對每個(gè)存儲單元和傳輸線進(jìn)行讀/寫0和1的操作。狀態(tài)跳變故障（狀態(tài)跳變故障（TF，Transition Delay Fault）n狀態(tài)跳變故障是固定故障的特殊類型，發(fā)生在對存儲單元進(jìn)行寫操作的時(shí)候，不發(fā)生正常的跳變。這里需要指出的是跳變故障和固定故障不可相互替代，因?yàn)樘児收峡赡茉诎l(fā)生耦合故障時(shí)發(fā)生跳變，但是固定故障永遠(yuǎn)不可能改變。為了檢測此類故障必須對每個(gè)單元進(jìn)行0-1和1-0的讀/寫操作，并且要在寫入相反值后立刻讀出當(dāng)前值。單元耦合故障單元耦合故障 這些故障主要針對這些故障主要針對RAM，發(fā)生在一個(gè)單元進(jìn)行寫，發(fā)生在一個(gè)單元進(jìn)行

9、寫操作時(shí)，這個(gè)單元發(fā)生跳變的時(shí)候，會影響到另一操作時(shí)，這個(gè)單元發(fā)生跳變的時(shí)候，會影響到另一個(gè)單元的內(nèi)容。單元耦合可能是反相類型個(gè)單元的內(nèi)容。單元耦合可能是反相類型 臨近圖形敏感故障臨近圖形敏感故障 該故障主要有4類：n對于給定的地址，不存在相對應(yīng)的存儲單元；對于給定的地址，不存在相對應(yīng)的存儲單元；n對于一個(gè)存儲單元，沒有相對應(yīng)的物理地址；對于一個(gè)存儲單元，沒有相對應(yīng)的物理地址；n對于給定的地址，可以訪問多個(gè)固定的存儲單元；對于給定的地址，可以訪問多個(gè)固定的存儲單元；n對于一個(gè)存儲單元，有多個(gè)地址可以訪問。對于一個(gè)存儲單元，有多個(gè)地址可以訪問。地址譯碼故障地址譯碼故障 內(nèi)容大綱內(nèi)容大綱測試的概念

10、和原理測試的概念和原理故障建模故障建模自動測試向量生成自動測試向量生成可測性設(shè)計(jì)可測性設(shè)計(jì)可測性方法（可測性方法（SCAN、MEMORY BIST、 Boundary SCAN）自動測試向量生成自動測試向量生成利用軟件程序可以實(shí)現(xiàn)利用軟件程序可以實(shí)現(xiàn)ATPG算法，達(dá)到測試向量算法，達(dá)到測試向量自動生成的目的。這里的測試向量是指為了使特定自動生成的目的。這里的測試向量是指為了使特定故障能夠在原始輸出端被觀察到，而在被測電路原故障能夠在原始輸出端被觀察到，而在被測電路原始輸入端所施加的激勵(lì)。通過軟件程序，可以自動始輸入端所施加的激勵(lì)。通過軟件程序，可以自動完成以下兩項(xiàng)工作：完成以下兩項(xiàng)工作：n基于

11、某種故障類型，確定當(dāng)前測試矢量能夠覆蓋多少物理缺陷；n對于特定的抽象電路，工具能夠自動選擇能夠匹配的故障模型。ATPG 算法算法在抽象出有效故障模型的基礎(chǔ)上，就可以開發(fā)在抽象出有效故障模型的基礎(chǔ)上，就可以開發(fā)各種自動測試產(chǎn)生（各種自動測試產(chǎn)生（ATPG，Automatic Test Pattern Generation）向量了。）向量了。n常用的ATPG算法有偽隨機(jī)算法和AD-Hoc算法n對于組合邏輯來說還有D算法、PODEM算法和FAN算法ATPG 算法步驟算法步驟故障類型的選擇故障類型的選擇nATPG可以處理的故障類型不僅僅是阻塞型故障，還有延時(shí)故障和路徑延時(shí)故障等，一旦所有需要檢測的故障

12、類型被列舉，ATPG將對這些故障進(jìn)行合理的排序，可能是按字母順序、按層次結(jié)構(gòu)排序，或者隨機(jī)排序。檢測故障檢測故障n在確定了故障類型后，ATPG將決定如何對這類故障進(jìn)行檢測，并且需要考慮施加激勵(lì)向量的測試點(diǎn)，需要計(jì)算所有會影響目標(biāo)節(jié)點(diǎn)的可控制點(diǎn)。檢測故障傳輸路徑檢測故障傳輸路徑n尋找傳輸路徑可以說是向量生成中最困難的，需要花很多時(shí)間去尋找故障的觀測點(diǎn)的傳播。因?yàn)橥ǔＲ粋€(gè)故障擁有很多的可觀測點(diǎn)，一些工具一般會找到最近的那一個(gè)。不同目標(biāo)節(jié)點(diǎn)的傳輸路徑可能會造成重疊和沖突，當(dāng)然這在掃描結(jié)構(gòu)中是不會出現(xiàn)的。ATPG工具的使用步驟將含掃描結(jié)構(gòu)的門級網(wǎng)表輸入到將含掃描結(jié)構(gòu)的門級網(wǎng)表輸入到ATPG工具。工具。

13、輸入庫文件。必須與門級網(wǎng)表相對應(yīng)并且能被輸入庫文件。必須與門級網(wǎng)表相對應(yīng)并且能被ATPG工具工具識別。識別。建立建立ATPG模型。輸入庫文件后，模型。輸入庫文件后，ATPG工具將根據(jù)庫文工具將根據(jù)庫文件和網(wǎng)表文件建立模型。件和網(wǎng)表文件建立模型。根據(jù)根據(jù)STIL文件做文件做DRC檢測。檢測。STIL文件是標(biāo)準(zhǔn)測試接口文文件是標(biāo)準(zhǔn)測試接口文件，包含掃描結(jié)構(gòu)的一系列信息和信號的約束。件，包含掃描結(jié)構(gòu)的一系列信息和信號的約束。生成向量。這里需要選擇建立哪種故障模型。生成向量。這里需要選擇建立哪種故障模型。壓縮向量。這一步驟可以節(jié)約將來芯片測試時(shí)候的工作站壓縮向量。這一步驟可以節(jié)約將來芯片測試時(shí)候的工作

14、站資源和測試時(shí)間。資源和測試時(shí)間。轉(zhuǎn)換轉(zhuǎn)換ATPG模式的向量為模式的向量為ATE所需要格式的測試向量。所需要格式的測試向量。輸出測試向量和故障列表。輸出測試向量和故障列表。內(nèi)容大綱內(nèi)容大綱測試的概念和原理測試的概念和原理故障建模故障建模自動測試向量生成自動測試向量生成可測性設(shè)計(jì)可測性設(shè)計(jì)可測性方法（可測性方法（SCAN、MEMORY BIST、 Boundary SCAN）可測性設(shè)計(jì)基礎(chǔ)可測性設(shè)計(jì)基礎(chǔ)所謂可測性設(shè)計(jì)是指設(shè)計(jì)人員在設(shè)計(jì)系統(tǒng)和電路的所謂可測性設(shè)計(jì)是指設(shè)計(jì)人員在設(shè)計(jì)系統(tǒng)和電路的同時(shí)，考慮到測試的要求，通過增加一定的硬件開同時(shí)，考慮到測試的要求，通過增加一定的硬件開銷，獲得最大可測性的

15、設(shè)計(jì)過程。銷，獲得最大可測性的設(shè)計(jì)過程。 目前，主要的可測性設(shè)計(jì)方法有：目前，主要的可測性設(shè)計(jì)方法有：n掃描通路測試（Scan）n內(nèi)建自測試（BIST）n邊界掃描測試（Boundary Scan）可測性設(shè)計(jì)的優(yōu)勢和不足可測性設(shè)計(jì)的優(yōu)勢和不足 優(yōu)優(yōu) 勢勢不不 足足可以利用可以利用EDA工具進(jìn)行測試矢量的生成工具進(jìn)行測試矢量的生成增大了芯片的面積、提高了出錯(cuò)概率增大了芯片的面積、提高了出錯(cuò)概率便于故障的診斷和調(diào)試便于故障的診斷和調(diào)試增加設(shè)計(jì)的復(fù)雜程度增加設(shè)計(jì)的復(fù)雜程度可以提高芯片的成品率并衡量其品質(zhì)可以提高芯片的成品率并衡量其品質(zhì)需要額外的引腳，增加了硅片面積需要額外的引腳，增加了硅片面積減少測試

16、成本減少測試成本影響了芯片的功耗、速度和其他性能影響了芯片的功耗、速度和其他性能內(nèi)容大綱內(nèi)容大綱測試的概念和原理測試的概念和原理故障建模故障建模自動測試向量生成自動測試向量生成可測性設(shè)計(jì)可測性設(shè)計(jì)可測性方法（可測性方法（SCAN、MEMORY BIST、 Boundary SCAN）Scan可測試性可測試性Scan的基本概念的基本概念掃描測試設(shè)計(jì)規(guī)則掃描測試設(shè)計(jì)規(guī)則 1G3G2G1B = 0C = 0D = 1E = 1測試測試向量向量 = 00110Bs.a.1A可控制性把激勵(lì)施加到被測單元的能力把激勵(lì)施加到被測單元的能力G3G4A = 0s.a.1A0Y故障傳播故障傳播B期望期望 : 0故

17、障響應(yīng)故障響應(yīng) : 1可觀察性故障傳播到原始輸出端的能力故障傳播到原始輸出端的能力 固定型故障檢測舉例固定型故障檢測舉例 固定型故障檢測舉例固定型故障檢測舉例尋找圖中故障點(diǎn)的測試向量尋找圖中故障點(diǎn)的測試向量掃描測試的基本概念掃描測試的基本概念 掃描測試是目前數(shù)字集成電路設(shè)計(jì)中最常用的可測掃描測試是目前數(shù)字集成電路設(shè)計(jì)中最常用的可測性設(shè)計(jì)技術(shù)，這里說的是內(nèi)部掃描，不同于邊界掃性設(shè)計(jì)技術(shù)，這里說的是內(nèi)部掃描，不同于邊界掃描。描。掃描時(shí)序分成時(shí)序和組合兩部分，從而使內(nèi)部節(jié)點(diǎn)掃描時(shí)序分成時(shí)序和組合兩部分，從而使內(nèi)部節(jié)點(diǎn)可以控制并且可以觀察。可以控制并且可以觀察。測試矢量的施加及傳輸是通過將寄存器用特殊

18、設(shè)計(jì)測試矢量的施加及傳輸是通過將寄存器用特殊設(shè)計(jì)的帶有掃描功能的寄存器代替，使其連接成一個(gè)或的帶有掃描功能的寄存器代替，使其連接成一個(gè)或幾個(gè)長的移位寄存器鏈來實(shí)現(xiàn)的。幾個(gè)長的移位寄存器鏈來實(shí)現(xiàn)的。帶多路選擇器的帶多路選擇器的D型觸發(fā)器型觸發(fā)器 n正常工作模式：正常工作模式：scan_enable為為0，此時(shí)數(shù)據(jù)從，此時(shí)數(shù)據(jù)從D端輸端輸入，從入，從Q端輸出。端輸出。n掃描移位模式：掃描移位模式：scan_enable為為1，此時(shí)數(shù)據(jù)從，此時(shí)數(shù)據(jù)從scan_in輸入，從輸入，從scan_out端輸出。端輸出。帶掃描端的鎖存器帶掃描端的鎖存器 全掃描和部分掃描全掃描和部分掃描 掃描測試原理掃描測試原

19、理 掃描設(shè)計(jì)規(guī)則掃描設(shè)計(jì)規(guī)則 掃描測試要求電路中每個(gè)節(jié)點(diǎn)處于可控制和可觀測掃描測試要求電路中每個(gè)節(jié)點(diǎn)處于可控制和可觀測的狀態(tài)，只有這樣才能保證其可替換為相應(yīng)的掃描的狀態(tài)，只有這樣才能保證其可替換為相應(yīng)的掃描單元，并且保證故障覆蓋率。單元，并且保證故障覆蓋率。為了保證電路中的每個(gè)節(jié)點(diǎn)都符合設(shè)計(jì)需求，在掃為了保證電路中的每個(gè)節(jié)點(diǎn)都符合設(shè)計(jì)需求，在掃描鏈插入之前會進(jìn)行掃描設(shè)計(jì)規(guī)則的檢查。描鏈插入之前會進(jìn)行掃描設(shè)計(jì)規(guī)則的檢查。 基本掃描規(guī)則基本掃描規(guī)則使用同種類掃描單元進(jìn)行替換，通常選擇帶多路選使用同種類掃描單元進(jìn)行替換，通常選擇帶多路選擇器的掃描觸發(fā)器；擇器的掃描觸發(fā)器；在原始輸入端必須能夠?qū)λ杏|

20、發(fā)器的時(shí)鐘端和異在原始輸入端必須能夠?qū)λ杏|發(fā)器的時(shí)鐘端和異步復(fù)位端進(jìn)行控制；步復(fù)位端進(jìn)行控制；時(shí)鐘信號不能作為觸發(fā)器的輸入信號；時(shí)鐘信號不能作為觸發(fā)器的輸入信號；三態(tài)總線在掃描測試模式必須處于非活躍狀態(tài)；三態(tài)總線在掃描測試模式必須處于非活躍狀態(tài)；ATPG無法識別的邏輯應(yīng)加以屏蔽和旁路。無法識別的邏輯應(yīng)加以屏蔽和旁路。三態(tài)總線三態(tài)總線 為了避免掃描模式（為了避免掃描模式（scan_mode）下的總線競爭）下的總線競爭，必須控制其控制端，通常的做法是在控制端加入，必須控制其控制端，通常的做法是在控制端加入多路選擇器，使其固定在邏輯多路選擇器，使其固定在邏輯0或者邏輯或者邏輯1 門控時(shí)鐘或者門控異

21、步輸入端門控時(shí)鐘或者門控異步輸入端 為了避免掃描模式下為了避免掃描模式下resetn不可控制，處理方法不可控制，處理方法和三態(tài)總線一樣，加入額外邏輯，讓異步輸入端處和三態(tài)總線一樣，加入額外邏輯，讓異步輸入端處于非有效狀態(tài)于非有效狀態(tài) ATPG工具不識別的邏輯工具不識別的邏輯 旁路黑盒旁路黑盒整體整體DFT實(shí)現(xiàn)及性能上考慮實(shí)現(xiàn)及性能上考慮 盡量避免異步時(shí)鐘設(shè)計(jì)；盡量避免異步時(shí)鐘設(shè)計(jì)；限制不同時(shí)鐘域的數(shù)量；限制不同時(shí)鐘域的數(shù)量；對于多時(shí)鐘域的設(shè)計(jì)，處于同一時(shí)鐘域的觸對于多時(shí)鐘域的設(shè)計(jì)，處于同一時(shí)鐘域的觸發(fā)器最好連在同一根掃描鏈上；發(fā)器最好連在同一根掃描鏈上；注意扇出比較多的端口，如注意扇出比較多的

22、端口，如scan_enable信號，尤其在綜合的時(shí)候需要特別注意；信號，尤其在綜合的時(shí)候需要特別注意；對于存儲器、模擬電路等不可綜合的邏輯加對于存儲器、模擬電路等不可綜合的邏輯加入適當(dāng)?shù)母綦x旁路結(jié)構(gòu)；入適當(dāng)?shù)母綦x旁路結(jié)構(gòu)；避免過長的掃描鏈；避免過長的掃描鏈；考慮到測試模式下功耗過高所造成的問題，可將掃考慮到測試模式下功耗過高所造成的問題，可將掃描測試分成數(shù)個(gè)部分，分開進(jìn)行插入，在不同的掃描測試分成數(shù)個(gè)部分，分開進(jìn)行插入，在不同的掃描測試模式下，測試不同的部分；描測試模式下，測試不同的部分；盡量減少額外邏輯帶來的面積、功耗的增大；盡量減少額外邏輯帶來的面積、功耗的增大；通過復(fù)用外圍引腳，減少掃描

23、測試對引腳的要求。通過復(fù)用外圍引腳，減少掃描測試對引腳的要求。 整體整體DFT實(shí)現(xiàn)及性能上考慮實(shí)現(xiàn)及性能上考慮常用的測試綜合和常用的測試綜合和ATPG工具工具 掃描插入工具：掃描插入工具：Synopsys的的DFT Compiler、Mentor的的DFTAdvisor。ATPG工具：工具：Synopsys的的TetraMAX、Mentor的的Fastscan。測試矢量驗(yàn)證：測試矢量驗(yàn)證：Synopsys的的TetraMAX。掃描設(shè)計(jì)流程掃描設(shè)計(jì)流程存儲器內(nèi)建自測存儲器內(nèi)建自測存儲器本身的物理結(jié)構(gòu)密度很大。通常對存儲器的測試將存儲器本身的物理結(jié)構(gòu)密度很大。通常對存儲器的測試將受到片外引腳的限制

24、，從片外無法通過端口直接訪問嵌入受到片外引腳的限制，從片外無法通過端口直接訪問嵌入式存儲器。式存儲器。隨著存儲器容量和密度的不斷增加，各種針對存儲器的新隨著存儲器容量和密度的不斷增加，各種針對存儲器的新的錯(cuò)誤類型不斷產(chǎn)生。的錯(cuò)誤類型不斷產(chǎn)生。SoC對于存儲器的需求越來越大。目前在許多設(shè)計(jì)中，存對于存儲器的需求越來越大。目前在許多設(shè)計(jì)中，存儲器所占硅片面積已經(jīng)大于儲器所占硅片面積已經(jīng)大于50，預(yù)計(jì)到，預(yù)計(jì)到2014年這一比年這一比率會達(dá)到率會達(dá)到94。對于對于SoC系統(tǒng)而言，系統(tǒng)而言，SRAM、DRAM、ROM、EEPROM和和Flash都可以嵌入其中，因此需要不同的測試都可以嵌入其中，因此需要

25、不同的測試方法去測試。方法去測試。存儲器的測試時(shí)間越來越長，在未來的超大規(guī)模集成電路存儲器的測試時(shí)間越來越長，在未來的超大規(guī)模集成電路設(shè)計(jì)過程中，存儲器將取代數(shù)字邏輯而占據(jù)芯片測試的主設(shè)計(jì)過程中，存儲器將取代數(shù)字邏輯而占據(jù)芯片測試的主要部分。要部分。存儲器測試方法存儲器測試方法 測測 試試 方方 法法優(yōu)優(yōu) 點(diǎn)點(diǎn)缺缺 點(diǎn)點(diǎn)直接訪問測試方法直接訪問測試方法可以進(jìn)行非常詳細(xì)的測可以進(jìn)行非常詳細(xì)的測試試可以使用故障診斷工具可以使用故障診斷工具在芯片在芯片I/O上有巨大損失上有巨大損失布線代價(jià)可能很大布線代價(jià)可能很大通過片上微處理器進(jìn)行測試通過片上微處理器進(jìn)行測試不需要額外硬件不需要額外硬件沒有性能損失

26、沒有性能損失必須要有微處理器的存在必須要有微處理器的存在存儲器內(nèi)建自測存儲器內(nèi)建自測有自動工具支持有自動工具支持可以進(jìn)行全速測試可以進(jìn)行全速測試有良好的故障覆蓋率有良好的故障覆蓋率對于測試機(jī)來說，消耗對于測試機(jī)來說，消耗最少最少有一定的硬件開銷有一定的硬件開銷對存儲器帶來永久的性能損失對存儲器帶來永久的性能損失故障診斷和修復(fù)比較麻煩故障診斷和修復(fù)比較麻煩硬件本身的可測試性硬件本身的可測試性掃描寄存器測試掃描寄存器測試可以進(jìn)行故障分析可以進(jìn)行故障分析避免了在芯片避免了在芯片I/O性能性能損失損失測試時(shí)間會很長測試時(shí)間會很長需要大量的額外硬件需要大量的額外硬件用用ASIC功能測試的方法進(jìn)行功能測試

27、的方法進(jìn)行測試測試不需要額外硬件不需要額外硬件沒有性能損失沒有性能損失只能執(zhí)行簡單算法只能執(zhí)行簡單算法只適合小型存儲器只適合小型存儲器BIST的基本概念的基本概念 內(nèi)建自測必須附加額外的電路，包括向量生成器、BIST控制器和響應(yīng)分析器 BIST測試引腳測試引腳BIST_MODE：測試模式選擇信號，控制電路進(jìn)入BIST狀態(tài)。BIST_RESET：初始化BIST控制單元。BIST_CLK：BIST測試時(shí)鐘。BIST_DONE：輸出信號，標(biāo)志自測結(jié)束。BIST_FAIL：輸出信號，標(biāo)志自測失敗，說明存儲器有制造故障。存儲器的測試算法存儲器的測試算法 棋盤式圖形算法棋盤式圖形算法 March 數(shù)據(jù)保留

28、測試數(shù)據(jù)保留測試棋盤式圖形算法棋盤式圖形算法 在這種測試方案中，將存儲單元分為兩組，相在這種測試方案中，將存儲單元分為兩組，相鄰的單元屬于不同的兩組，然后向不同的組寫鄰的單元屬于不同的兩組，然后向不同的組寫入入0和和1交替組成的測試矢量。停止后對整個(gè)交替組成的測試矢量。停止后對整個(gè)存儲陣列進(jìn)行讀取存儲陣列進(jìn)行讀取 March算法算法 March算法是目前最流行的測試算法算法是目前最流行的測試算法在在March測試方案中，首先對單個(gè)單元進(jìn)行測試方案中，首先對單個(gè)單元進(jìn)行一系列的操作，然后才進(jìn)行下個(gè)單元的操作。一系列的操作，然后才進(jìn)行下個(gè)單元的操作。例如，例如，March 13n算法：算法：(w0

29、)(r0，w1，r1)(r1，w0，r0)(r0，w1，r1)(r1，w0，r0)算法算法MATSMATS+MATS+MARCH XMARCHCMARCH AMARCH YMARCH B描述描述 (w0); (r0, w1); (r1) (w0); (r0, w1); (r1, w0) (w0); (r0, w1); (r1, w0, r0) (w0); (r0, w1); (r1, w0); (r0) (w0); (r0, w1); (r1, w0); (r0, w1); (r1, w0); (r0) (w0); (r0, w1, w0, w1); (r1, w0, w1); (r1, w0

30、, w1, w0); (r0, w1, w0) (w0); (r0, w1, r1); (r1, w0, r0); (r0) (w0); (r0, w1, r1, w0, r0, w1); (r1, w0, w1); (r1, w0, w1, w0);(r0, w1, w0) March算法測試復(fù)雜度算法測試復(fù)雜度算法算法MATSMATSMATS+MATS+MATS+MATS+MARCH XMARCH XMARCH CMARCH CMARCH AMARCH AMARCH YMARCH YMARCH BMARCH B復(fù)雜度復(fù)雜度4 4n n5 5n n6 6n n6 6n n1010n n151

31、5n n8 8n n1717n n數(shù)據(jù)保留測試數(shù)據(jù)保留測試 該測試為了保證存儲單元在一定的時(shí)間內(nèi)能保持?jǐn)?shù)該測試為了保證存儲單元在一定的時(shí)間內(nèi)能保持?jǐn)?shù)據(jù)，通常在棋盤式圖形算法和據(jù)，通常在棋盤式圖形算法和March算法中插入算法中插入延遲單元來實(shí)現(xiàn)，延遲時(shí)間通常介于延遲單元來實(shí)現(xiàn)，延遲時(shí)間通常介于10 ms和和80 ms之間，由制造工藝和環(huán)境溫度決定之間，由制造工藝和環(huán)境溫度決定 單端口單端口SRAM測試舉例測試舉例向量向量:5, A, 0, FBIST模塊在設(shè)計(jì)中的集成模塊在設(shè)計(jì)中的集成 BIST電路作為邏輯電路的一部分通常在電路作為邏輯電路的一部分通常在RTL級插級插入，并且需要與其他邏輯一起

32、進(jìn)行綜合。數(shù)據(jù)、地入，并且需要與其他邏輯一起進(jìn)行綜合。數(shù)據(jù)、地址和一些控制信號在進(jìn)入存儲器之前需要經(jīng)過多路址和一些控制信號在進(jìn)入存儲器之前需要經(jīng)過多路選擇器選擇器 BIST模塊在設(shè)計(jì)中的集成模塊在設(shè)計(jì)中的集成許多許多EDA工具可以在工具可以在RTL級自動生成級自動生成BIST電電路并集成到設(shè)計(jì)中，其中最常用的是路并集成到設(shè)計(jì)中，其中最常用的是Mentor的的mBISTArchitect和和Synopsys的的SoCBIST 邊界掃描測試邊界掃描測試邊界掃描的原理是在核心邏輯電路的輸入和輸出端口邊界掃描的原理是在核心邏輯電路的輸入和輸出端口都增加一個(gè)寄存器，通過將這些都增加一個(gè)寄存器，通過將這些

33、I/O上的寄存器連接上的寄存器連接起來，可以將數(shù)據(jù)串行輸入被測單元，并且從相應(yīng)端起來，可以將數(shù)據(jù)串行輸入被測單元，并且從相應(yīng)端口串行讀出口串行讀出n首先是芯片級測試，即可以對芯片本身進(jìn)行測試和調(diào)試，使芯片工作在正常功能模式，通過輸入端輸入測試矢量，并通過觀察串行移位的輸出響應(yīng)進(jìn)行調(diào)試。n其次是板級測試，檢測集成電路和PCB之間的互連。實(shí)現(xiàn)原理是將一塊PCB上所有具有邊界掃描的IC中的掃描寄存器連接在一起，通過一定的測試矢量，可以發(fā)現(xiàn)元件是否丟失或者擺放錯(cuò)誤，同時(shí)可以檢測引腳的開路和短路故障。n最后是系統(tǒng)級測試，在板級集成后，可以通過對板上CPLD或者Flash的在線編程，實(shí)現(xiàn)系統(tǒng)級測試。 板級

34、芯片的互連測試板級芯片的互連測試 IEEE 1149.1標(biāo)準(zhǔn)標(biāo)準(zhǔn) 邊界掃描是歐美一些大公司聯(lián)合成立的邊界掃描是歐美一些大公司聯(lián)合成立的一個(gè)組織一個(gè)組織聯(lián) 合 測 試 行 動 小 組 （聯(lián) 合 測 試 行 動 小 組 （JTAG），為了解決印制電路板（），為了解決印制電路板（PCB）上芯片與芯片之間互連測試而提出的）上芯片與芯片之間互連測試而提出的一種解決方案。由于該方案的合理性，一種解決方案。由于該方案的合理性，它于它于1990年被年被IEEE采納而成為一個(gè)標(biāo)采納而成為一個(gè)標(biāo)準(zhǔn)，即準(zhǔn)，即IEEE 1149.1。該標(biāo)準(zhǔn)規(guī)定了。該標(biāo)準(zhǔn)規(guī)定了邊界掃描的測試端口、測試結(jié)構(gòu)和操作邊界掃描的測試端口、測試

35、結(jié)構(gòu)和操作指令。指令。IEEE 1149.1結(jié)構(gòu)結(jié)構(gòu) 主要包括主要包括TAP控制器控制器和寄存器組。和寄存器組。寄存器組包括邊界掃寄存器組包括邊界掃描寄存器、旁路寄存描寄存器、旁路寄存器、標(biāo)志寄存器和指器、標(biāo)志寄存器和指令寄存器令寄存器 端口定義端口定義 TCK：Test Clockn邊界掃描設(shè)計(jì)中的測試時(shí)鐘是獨(dú)立的，因此與原來IC或PCB上的時(shí)鐘是無關(guān)的，也可以復(fù)用原來的時(shí)鐘。TMS：Test Mode Selectn由于在測試過程中，需要有數(shù)據(jù)捕獲、移位、暫停等不同的工作模式，因此需要有一個(gè)信號來控制。在IEEE 1149.1中，僅有這樣一根控制信號，通過特定的輸入序列來確定工作模式，采用

36、有限狀態(tài)機(jī)來實(shí)現(xiàn)。該信號在測試時(shí)鐘TCK的上升沿采樣。TDI：Test Data Inn以串行方式輸入的數(shù)據(jù)TDI有兩種。一種是指令信號，送入指令寄存器；另一種是測試數(shù)據(jù)（激勵(lì)、輸出響應(yīng)和其他信號），它輸入到相應(yīng)的邊界掃描寄存器中去。TDO：Test Data Outn以串行輸出的數(shù)據(jù)也有兩種，一種是從指令寄存器移位出來的指令，另一種是從邊界掃描寄存器移位出來的數(shù)據(jù)。除此之外，還有一個(gè)可選端口除此之外，還有一個(gè)可選端口TRST，為測試系統(tǒng)復(fù)位信號，作，為測試系統(tǒng)復(fù)位信號，作用是強(qiáng)制復(fù)位。用是強(qiáng)制復(fù)位。TAP控制器控制器 TAP控制器的作用是控制器的作用是將串行輸入的將串行輸入的TMS信信號進(jìn)行

37、譯碼，使邊界掃號進(jìn)行譯碼，使邊界掃描系統(tǒng)進(jìn)入相應(yīng)的測試描系統(tǒng)進(jìn)入相應(yīng)的測試模式，并且產(chǎn)生該模式模式，并且產(chǎn)生該模式下所需的各個(gè)控制信號下所需的各個(gè)控制信號 邊界掃描寄存器邊界掃描寄存器 指令寄存器指令寄存器 指令寄存器由移位寄存器和指令寄存器由移位寄存器和鎖存器組成，長度等于指令鎖存器組成，長度等于指令的長度。的長度。IR可以連接在可以連接在TDI和和TDO的兩端，經(jīng)的兩端，經(jīng)TDI串行輸入指令，并且送串行輸入指令，并且送入鎖存器，保存當(dāng)前指令。入鎖存器，保存當(dāng)前指令。在這兩部分中有個(gè)譯碼單元在這兩部分中有個(gè)譯碼單元，負(fù)責(zé)識別當(dāng)前指令。由于，負(fù)責(zé)識別當(dāng)前指令。由于JTAG有有3個(gè)強(qiáng)制指令，所個(gè)

38、強(qiáng)制指令，所以該寄存器的寬度至少為以該寄存器的寬度至少為2位位 相關(guān)指令相關(guān)指令EXTEST：外測試指令：外測試指令BYPASS：旁路指令：旁路指令SAMPLE/PRELOAD：采樣：采樣/預(yù)裝指令預(yù)裝指令除了上述必須的指令外，除了上述必須的指令外，JTAG還定義了部分可還定義了部分可選擇的指令：選擇的指令：INTEST、IDCODE、RUNBIST、CLAMP、HIGHZ。旁路寄存器旁路寄存器 標(biāo)志寄存器標(biāo)志寄存器 在一般的邊界掃描設(shè)計(jì)中，都包含一個(gè)固化有該器件標(biāo)在一般的邊界掃描設(shè)計(jì)中，都包含一個(gè)固化有該器件標(biāo)志的寄存器，它是一個(gè)志的寄存器，它是一個(gè)32位的標(biāo)準(zhǔn)寄存器，其內(nèi)容有位的標(biāo)準(zhǔn)寄存器

39、，其內(nèi)容有關(guān)于該器件的版本號、器件型號、制造廠商等信息，用關(guān)于該器件的版本號、器件型號、制造廠商等信息，用途是在途是在PCB生產(chǎn)線上，可以檢查生產(chǎn)線上，可以檢查IC的型號和版本，以的型號和版本，以便檢修和替換便檢修和替換 邊界掃描測試策略邊界掃描測試策略 利用邊界掃描利用邊界掃描IEEE 1149.1進(jìn)行板級測試的策略進(jìn)行板級測試的策略分以下分以下3步。步。根據(jù)根據(jù)IEEE 1149.1標(biāo)準(zhǔn)建立邊界掃描的測試結(jié)構(gòu)標(biāo)準(zhǔn)建立邊界掃描的測試結(jié)構(gòu)利用邊界掃描測試結(jié)構(gòu)，對被測部分之間的連接進(jìn)利用邊界掃描測試結(jié)構(gòu)，對被測部分之間的連接進(jìn)行矢量輸入和響應(yīng)分析。這是板級測試的主要環(huán)節(jié)行矢量輸入和響應(yīng)分析。這是

40、板級測試的主要環(huán)節(jié)，也是邊界掃描結(jié)構(gòu)的主要應(yīng)用。可以用來檢測由，也是邊界掃描結(jié)構(gòu)的主要應(yīng)用。可以用來檢測由于電氣、機(jī)械和溫度導(dǎo)致的板級集成故障于電氣、機(jī)械和溫度導(dǎo)致的板級集成故障對單個(gè)核心邏輯進(jìn)行測試，可以初始化該邏輯并且對單個(gè)核心邏輯進(jìn)行測試，可以初始化該邏輯并且利用其本身的測試結(jié)構(gòu)。利用其本身的測試結(jié)構(gòu)。相關(guān)工具相關(guān)工具工業(yè)界主要采用的邊界掃描工具為工業(yè)界主要采用的邊界掃描工具為Mentor的的BSDArchitect和和Synopsys的的BSD Compiler。該流程會生成。該流程會生成BSDL文件，該文件是文件，該文件是邊界掃描測試描述文件，該文件內(nèi)容包括引腳定義邊界掃描測試描述文件，該文件內(nèi)容包括引腳定義和邊界掃描鏈的組成結(jié)構(gòu)。一般的和邊界掃描鏈的組成結(jié)構(gòu)。一般的ATE可以識別該