1、1一 存儲器概述 存儲器是微型計算機系統中用來存放程序和數據的基本單元或設備。*要求： 系統對存儲器的要求是容量大、速度快、成本低，但這三者在同一個存儲器中不可兼得。*解決： 采用分級存儲器結構，通常將存儲器分為高速緩沖存儲器、主存儲器和外存存儲器三級。2二、半導體存儲器的分類3存儲容量小知識：存儲容量小知識： bit(bit(比特比特) )是binary digit的英文縮寫，量度信息的單位，也是表示信息量的最小單位，只有0、1兩種二進制狀態。 8個bit組成一個Byte(Byte(字節字節) )，能夠容納一個英文字符。2 21010=1KiloByte(KB)=1024 Byte=1Kil

2、oByte(KB)=1024 Byte2 22020= =MegaByteMegaByte(MB)(MB)2 23030= =GigaByteGigaByte(GB)(GB)2 24040= =TeraByteTeraByte(TB)(TB)2 25050= =PetaBytePetaByte(PB)(PB)2 26060= =ExaByteExaByte(EB)(EB)2 27070= =ZettaByteZettaByte(ZB)(ZB)2 28080= =YottaByteYottaByte(YB)(YB)。其他一些形象地數據量：一條短信：140字節一頁書籍：10KB一次胸透視（照片）：

3、10MB 兩章百科全書：100MB一張CD光盤：500MB 一部藍光電影：25GB 一卷大型數字磁帶：100GB 五萬棵樹制成的紙：1TB NASA EOS對地觀測系統三年數據：1PB 所有印刷材料：200PB 全人類說過的所有的話：5EB1 1、半導體存儲器的主要性能指標半導體存儲器的主要性能指標 衡量半導體存儲器性能的主要指標有存儲容量、存取時間、功能和可靠性。* 存儲容量 存儲容量是指存儲器所能存儲二進制數碼的數量，即所含存儲的總數。例如，某存儲芯片的容量為10244，即該芯片有1024個存儲單元，每個單元4bit。* 存取時間 存取時間是指從啟動一次存儲器操作到完成該操作所經歷的時間，

4、有時又稱為讀寫周期。* 功耗 功耗通常是指每個存儲元消耗功率的大小，單位為微瓦/位（W/位）或者毫瓦/位（mW/位）* 可靠性 可靠性一般是指對電磁場及溫度變化等的抗干擾能力，一般平均無故障時間為數千小時以上。地址譯碼器存儲矩陣數據緩沖器012n-101m控制邏輯CSR/Wn位地址m位數據存儲芯片組成示意圖82、只讀存儲器、只讀存儲器ROM (Read Only Memory)只能讀出，不能寫入，斷開電源后，信息不會消失。 常用來存放固定的程序，如微機的監控程序、編譯程序、系統軟件以及常數、表格等。掩模ROM：由廠商按用戶要求掩模制作，封裝后不能改寫，用于數據不再改變且使用量大的場合。PROM

5、(可編程)：可由用戶一次性編程寫入，寫入后不能改寫。EPROM(紫外線可擦PROM)：用戶可多次改寫內容，改寫方法一般可 選用紫外線擦除，再編程寫入，有任一位錯，都須全片擦除、改寫。紫外線照射約半小時，所有存儲位復原到1 。E2PROM (電可擦PROM)：可以字節為單位多次用電擦除和改寫，并可直接在機內進行，無需專用設備，故方便靈活。FLASH(閃存): 它與E2PROM類似，也是一種電擦寫型ROM。與E2PROM 的主要區別是：EEPROM是按字節擦寫，速度慢，而閃存是按塊擦寫，速度快。9 構成CMOS電路，用于保存系統當前設置的各種參數。在這種情況下需要有后備電源及掉電保護電路的支持。3

6、、隨機存取存儲器、隨機存取存儲器RAM (Random Access Memory) 分為雙極型和MOS型，大容量一般為MOS型。RAM中的信息不能長期保存,一旦停電時，所存信息會丟失，因此RAM主要用作信息的暫存。RAM主要用于以下幾個方面： 存放當前正在執行的程序和數據，中間運算結果和I/O數據等。 作堆棧(Stack)保護中斷和子程序調用時CPU的現場信息。 作I/O數據緩沖器，如顯示輸出、打印輸出、鍵盤輸入緩沖存儲器。10 RAM的分類 ： SRAM(靜態RAM)：存儲單元電路以雙穩為基礎,故狀態穩定,只要不掉電，信息不會丟失。價格較貴，用于高速緩存。 DRAM(動態RAM)：存儲單元

7、電路簡單，集成度高，功耗小，但即使不掉電也會因電容放電而丟失信息，所以需定時刷新。 NVRAM(非易失性RAM)：多數是由SRAM和電池共同構成。正常時為SRAM;掉電或電源故障時，立即由電池供電，使不丟失。多用于存儲系統中的重要信息保存和掉電保護。11SDRAM(Synchronous DRAM)：是一種同步動態隨機存儲器。它的主要特點是把CPU與DRAM的操作通過一個相同的時鐘鎖存在一起，使DRAM在工作時與CPU的外頻時鐘同步，從而解決了CPU與DRAM之間速度不匹配的問題。 DDR SDRAM（Double Data Rata SDRAM）:是一種雙速率同步動態隨機存儲器。這種技術是建

8、立在SDRAM的基礎上，與SDRAM的區別是DDR SDRAM能在時鐘脈沖的上升沿和下降沿讀出數據，不需要提高時鐘頻率就能加倍提高SDRAM的速度。 高速同步RAM DDR SDRAM12DDR2（Double Data Rate 2） SDRAM：它同DDR是采用了在時鐘的上升/下降延同時進行數據傳輸的基本方式，但DDR2內存卻擁有兩倍于上一代DDR內存預讀取能力（即：4bit數據讀預取），DDR2內存每個時鐘能夠以4倍外部總線的速度讀/寫數據，并且能夠以內部控制總線4倍的速度運行。DDR2實現了同一時鐘周期實現2*2次操作 高速同步RAM DDR213DDR3 （Double Data R

9、ate 3） SDRAM：功耗：DDR3相比起DDR2有更低的工作電壓， 從DDR2的1.8V降落到1.5V，DDR3相比DDR2可以節約16%的電能 ；技術：DDR3內存Bank增加到了8個，比DDR2提高了一倍 ；頻率：DDR3可以在800MHz至1666MHz下運行（也可更高），而DDR2是在533MHz至1066MHz下運行。 高速同步RAM DDR314DDR2、DDR3采用144Pin球形針腳的FBGA封裝15DDR2 SDRAM 參數示例： 2012年第一款DDR4 DRAM規格內存條已經開發， DDR4內存的運行頻率將提升至2133-4266MHz，電壓則降至1.2V、1.1V

10、，生產工藝采用30nm級別。 DDR4內存到2014才會露面，2015年普及。16三、幾種典型的存儲器芯片：1、只讀存儲器ROM (Read Only Memory) 典型的只讀存儲器的方框圖如下：ROMA0-A7CEOE數據線地址線控制線D0-D717Intel2764A的芯片引腳和功能框圖如下：12345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCPGMN.CA8A9A10A11CEOED7D6D5D4D3注：注：N.C表示未連接表示未連接18以EPROM芯片Intel2764A為例

11、：A0-A12VppGNDVccPGMOECED0-D7CE：片選信號 有效，地址信號有效 否則，未選中芯片PGM：編程位，低電平脈沖保留一定時間，則可編程寫入。Vpp：編程電壓，編程時為12.5V，平時為5V。地址線：A0A12， （8K*8）數據線：D0D7OE：輸出允許 有效，數據輸出 否則，輸出禁止1927系列EPROM芯片： 2716（2K*8),2732（4K*8),2764（8K*8), 27C128(16K*8), 27C256（32K*8),27C512，27C010(1M)27C020(2M),27C40(4M)ROM與80486CPU的連接OE2764A0-A12片選信號

12、產生電路總線控制邏輯CEMRDCM/IOD/CW/RD0-D7高位地址線MEMR202 隨機隨機存儲器RAM （Random Access Memory)6個MOS管組成的RS觸發器，信息能夠有效保存靜態RAM（SRAM）的方框圖（以61162K*8為例）SRAMA0A10D0D7CSOEWEWE：寫允許輸入信號 為0，允許寫操作 為1，只允許讀操作CSWEOE寫使能信號讀使能信號21以Intel 6116為例，描述SRAM的工作過程。 讀出：CS=0，OE=0，WE=1，數據送到D7D0后輸出到CPU。 寫入時，CS=WE=0，OE=1，數據D7D0寫入存儲單元中。 CS=1，輸入/輸出三態

13、門高阻，存儲芯片與系統總線被隔離。常用的SRAM芯片：21系列：2114（1K*4），6116（2K*8），6264 （8K*8） ， 62256(32K*8), 43系列：4361(64k*1) , 4363(16k*4) , 4364(8k*8) , 43254(64k*4), 43256A(32k*8) , 431000A(128k*8) 22四、存儲器片選信號及芯片地址范圍的確定1、存儲器片選信號 片選信號取決于存儲器芯片以外的高位地址。2、由片選信號的產生電路圖確定芯片地址的范圍例1、EPROM芯片2764A，實模式下設片選信號的產生電路如下：芯片地址范圍如下：FE000H-FFFF

14、FHA0-A12D0-D7OECEA0-A12D0-D7MRDC&A19A18A1323&A18A13A19CE則芯片地址范圍如下：7E000H-7FFFFH此片選信號采用的是全譯碼方式：即高位地址全部參與譯碼。若片選信號產生電路如下：思考：思考：用2716（2K*8）構成存儲器，要求地址范圍為BF800HBFFFFH，采用全譯碼，片選信號應如何產生？24例2、以EPROM芯片2732為例，設實模式下的片選信號產生電路如下：CE&A18A17A12A19-A16 A15-A12 A11-A8 A7-A0 地址范圍 0 1 1 1 1 1 1 1 0 0 0 0 0-0

15、7F000H-0 1 1 1 1 1 1 1 1 1 1 1 1-1 7FFFFH1 1 1 1 1 1 1 1 0 0 0 0 0-0 FF000H-1 1 1 1 1 1 1 1 1 1 1 1 1-1 FFFFFH部分譯碼方式：即存儲芯片占據多個地址范圍，其中任意一個地址區域用戶均可使用，但剩余的地址空間只能空著不用。優點：電路相對簡單缺點：浪費地址空間。25以上為線性地址譯碼方式優點：電路簡單。缺點：浪費地址空間。3、采用譯碼器產生片選信號：例1：用74LS138譯碼器做片選信號產生電路（以2764A為例）。A0-A12D0D7OECEA0-A12D0-D7MRDCE1E2E3CBAA

16、19A17A16A18A15A14A13Y0地址范圍如下B0000H-B1FFFH26五、存儲器芯片的擴展 字長的擴展： 主要用于多存儲體中。 在微機系統中，存儲器一般都按字節編址，以字節為單位構成，就是說的數據寬度為8位。 對于以80386、80486等32位CPU為核心的微機系統，一般使用4個由字節組成的存儲體。 擴展方法： 地址線全部連在一起，片選及控制信號全部連在一起，片0對應數據線D0-D7，片1對應D8-D15，以此類推即可。27 容量的擴展：當單芯片容量不足時，例如用2片6116（2K*8）擴展為4K*8的存儲器，此時涉及的主要問題是片選信號的產生。片選信號的產生方法 通常有線選

17、法線選法、局部譯碼法局部譯碼法 和全譯碼法全譯碼法三種。 線選法線選法 線選法除將低位地址線直接接片內地址外，將余下的高位地址線，分別作為各個存儲器芯片的片選控制信號。 用于擴展量不大時用于擴展量不大時。28例如：2KB（1）CS2KB（2）CS2KB（3）CS2KB（4）CS2KB（5）CSA0A10A11A12A13A14A15地址分配如下：片1：F000H-F7FFH片2：E800H-EFFFH片3：D800H-DFFFH片4：C800H-CFFFH片5：7800H-7FFFH注意：尋址時高位地址應只有一位有效29局部譯碼法局部譯碼法 局部譯碼法是對高位地址總線中的一部分(而不是全部)進

18、行譯碼，以產生各存儲器芯片的片選控制信號。 2KB（1）CS2KB（2）CS2KB（8）CSA0A10A11 A15選三條 3/8譯碼器Y0Y1Y7若取A11，A12，A13進行譯碼，設A15A14=00地址分配如下：片1：0000H-07FFH片2：0800H-0FFFH片3：1000H-17FFH 片8：3800H-3FFFH30全譯碼法全譯碼法 將余下的高位地址總線全部譯碼，譯碼輸出作為各芯片的片選信號。4KB（1）CS4KB（2）CS4KB（16）CSA0A11A12 A15 4/16譯碼器Y0Y1Y15地址分配如下：片1：0000H-0FFFH片2：1000H-1FFFH片3：200

19、0H-2FFFH 片16：F000H-FFFFH313.存儲器地址分配與設置 設置存儲器地址時，通常可按下列步驟進行： (1)根據系統實際裝機存儲容量，確定存儲器在整個存儲空間的位置。 (2)選擇合適的存儲芯片，畫出地址分配圖或列出地址分配表。 (3)根據地址分配圖或表及選用的譯碼器件，畫出相應的地址位圖，以此確定“片選”和片內單元選擇的地址線，進而畫出片選譯碼電路。 (4)畫出存儲器與地址總線的接口連線圖。32例：為某8位微機（地址總線為16位）設計一個12KB容量的存儲器，要求EPROM區為8KB，從0000H開始，采用2716芯片；RAM區為4KB，從2000H開始，采用2114芯片。解

20、：地址分配表如下：容量分配 芯片型號 地址范圍 容量分配 芯片型號 地址范圍 2KB 2716 0000H-07FFH 1KB 2114 2000H-23FFH 2KB 2716 0800H-0FFFH 1KB 2114 2400H-27FFH 2KB 2716 1000H-17FFH 1KB 2114 2800H-2BFFH 2KB 2716 1800H-1FFFH 1KB 2114 2C00H-2FFFH33方案一：ROM、RAM分別譯碼方式則ROM的地址位圖如下： RAM的地址位圖如下：A15 A14 A13 A12 A11 A10-A0 0 0 0 0 0 全0-全1 0 0 0 0

21、1 全0-全1 0 0 0 1 0 全0-全1 0 0 0 1 1 全0-全1 A15 -A12 A11 A10 A9-A0 0 0 1 0 0 0 全0-全1 0 0 1 0 0 1 全0-全1 0 0 1 0 1 0 全0-全1 0 0 1 0 1 1 全0-全1340000-07FF1000-17FF1800-1FFF2C00-2FFF2000-23FF2400-27FF2800-2BFF0800-0FFFEAB 74LS139EAB&A15A14A13A12MREQA11A1035方案二：二次譯碼方式則地址位圖如下：A15 A14 A13 A12 A11 A10-A0 0 0

22、0 0 0 全0-全1 0000-07FF 0 0 0 0 1 全0-全1 0800-0FFF 0 0 0 1 0 全0-全1 1000-17FF 0 0 0 1 1 全0-全1 1800-1FFF 0 0 1 0 0 全0-全1 2000-27FF 0 0 1 0 1 全0-全1 2800-2FFFROMRAM36五五 高速緩沖存儲器技術高速緩沖存儲器技術 為了提高程序的運行速度，在現代微機系統中，采用了高速緩沖存儲器（Cache）技術。 它的用途是把程序中正在使用的部分(活躍塊)存放在速度快、容量小的Cache中，使CPU的訪問操作大多數對Cache進行，從而大大提高CPU的訪問的速度。

23、Cache采用存取速度快的SRAM器件構成。 通常分為兩級：集成在CPU芯片中的Cache稱為一級(L1 Cache)，安裝在主板上的Cache稱為二級（L2 Cache），容量較大，從幾百KB到幾MB不等。 37 高速緩沖存儲器工作原理高速緩沖存儲器工作原理 38 高速緩沖存儲器地址映射高速緩沖存儲器地址映射 39 Cache的置換算法的置換算法 在采用全相聯地址映射和組相聯地址映射方式時，在主存向Cache傳送一個新塊時，若Cache中的可用位置已被占用時，就應該調用置換算法，淘汰舊塊，調入新塊進行置換。1先進先出（先進先出（FIFO）算法）算法FIFO算法的基本思想是：按調入Cache的

24、先后決定淘汰的順序，即在需要更新時，將最先進入Cache的塊作為被置換的塊。這種算法不需要隨時記錄各個塊的使用情況，容易實現，而且系統開銷小。其缺點是可能會把一些需要經常使用的程序塊被調入的新塊置換掉。2近期最少使用近期最少使用(LRU)算法算法 LRU算法的基本思想是：把CPU近期最少使用的塊作為被置換的塊。這種置換算法相對合理，但需要隨時記錄Cache中的各塊使用情況，以便確定哪個塊是近期最少使用的塊，實現起來比較復雜，系統開銷較大。 40六六 虛擬存儲器及其管理技術虛擬存儲器及其管理技術 1.虛擬存儲器虛擬存儲器 41虛擬存儲管理機制: 采用分段分頁機制 分段分頁機制的基本思想是： 首先

25、使用分段機制，將虛擬地址空間分成一個個大小不等的邏輯段。將虛擬地址用間接指向段基址的段選擇符和段內偏移量兩部分表示，并將虛擬地址轉換為一個中間地址空間的地址，這一中間地址空間稱為線形地址空間，其地址稱為線形地址。 線形地址空間是一個不分段的連續的地址空間。然后再使用分頁機制，將線形空間分成若干固定大小的頁，將線形地址用頁基址和頁內偏移量表示，并將線形地址轉換為物理地址。422.分段存儲管理分段存儲管理 43分段地址轉換分段地址轉換 邏輯地址由段號S和段內地址W組成，段號S相當于邏輯段的段名，它表示該邏輯段的起始地址。 在進行地址轉換時，操作系統用S檢索段表，段表中記錄的信息1表明該段已調入內存

26、，b是S段裝入內存的起始地址，因此該邏輯地址對應的物理地址為b+W。 由于段的分界與程序的自然分界相對應，所以具有邏輯獨立性，易于程序的編譯、管理、修改和保護，也便于多道程序共享。但是，因為段的長度參差不齊，起點和終點不定，給內存空間分配帶來了麻煩，容易在段間留下不能利用的“零頭”，造成浪費。 443.分頁存儲管理分頁存儲管理 右圖：內存空間為8KB，虛存空間為16KB，頁的大小為1KB，則內存空間可分為8個頁面，其頁面號為07；虛存空間可分為16個頁，其頁號為015。 4546474.4.分段分頁存儲管理分段分頁存儲管理 分段分頁存儲管理是將分頁存儲管理和分段存儲管理結合起來的一種折中方案。

27、 它首先將程序按其邏輯結構劃分為若干個大小不等的邏輯段，然后再將每個邏輯段劃分為若干個大小相等的邏輯頁；主存空間也劃分為若干個同樣大小的物理頁。 每個程序段對應一個段表，每頁對應一個頁表，系統以頁為單位進行地址映射，CPU通過段表和頁表提供的信息，完成邏輯地址與物理地址之間的轉換。 48分段分頁地址轉換分段分頁地址轉換 分段分頁存儲管理方式綜合了段式管理和頁式管理的優點，但需要經過兩級查表才能完成地址轉換，時間開銷大。 49七七 x86的存儲器管理模式的存儲器管理模式1. 80 x86存儲管理的特點 x86的存儲器有三種工作方式，即實地址方式實地址方式 、保護虛地保護虛地址方式址方式 和 虛擬

28、虛擬8086方式方式。 實地址方式實地址方式 是80 x86最基本的工作方式，與8088/8086工作方式基本相同，只能在1MB范圍內尋址，故不能管理和使用擴展存儲器。 虛擬虛擬8086方式方式 實質上是保護虛地址方式下的一種子方式，它們都是建立在虛擬存儲和保護兩大機制的基礎上的工作方式，并且支持多用戶 、多任務操作。50保護虛地址方式保護虛地址方式 存儲器管理機制的保護功能表現在兩方面：1.每個任務有不同的虛地址空間，使不同任務間互相隔離，受到保護。2.同一任務內的不同程序段受到保護。由于對不同程序段定義了四種特權級，這樣同一任務中特權級高的程序不可能被應用程序破壞。512. x86保護模式

29、存儲管理 分段分頁存儲器管理分段分頁存儲器管理32位微處理器的虛擬存儲空間最大可達64TB（246字節），使用46位虛擬地址，采用分段分頁管理機制，段的最大長度為4GB，段數最大可達16K個。頁的大小因CPU不同而異：80386/80486每頁固定在4KB。Pentium允許頁面擴大到4MB，由控制寄存器CR4中的第4位PSE來控制頁的大小，當PSE為1時，頁面大小為4MB；當PSE為0時頁面大小為4KB。特點：1.引入了分段分頁虛擬存儲器管理機制； 2.引入了對存儲器的保護機制。 52x86存儲器分段分頁機制示意圖存儲器分段分頁機制示意圖150段選擇符310偏移量分段機制虛擬地址線形地址31

30、010CR0的PC位=1。分頁=0。不分頁分頁機制310物理地址53地址空間的轉換 分段方式:程序中的邏輯地址由16位段選擇符（通過段選擇符可獲得32位段基址）和32位段內偏移量構成。 邏輯地址中的16位段選擇符在程序執行時裝載到相應的段寄存器CS、DS、SS、ES、GS、FS中，用來選擇邏輯地址空間中的一個特定的段；32位偏移量由指令中的尋址方式給出。 54分頁方式中的地址轉換分頁方式中的地址轉換 當控制寄存器CR0的PG位置1時，就啟用了頁式存儲器管理機制，它自動地把線性地址空間中的任何一頁映射到物理空間的一頁，將線性地址轉換成物理地址。 分頁方式中的線性地址到物理地址的轉換是由駐留在內存中的頁表來完成的。 為了節省頁表所占的內存空間，32位CPU采用兩級頁表機構：第一級用210個表項構成頁目錄表，每項4個字節，共有1024項，占4KB內存，其物理基址由CR3控制寄存器提供； 第二級也是由210個