




版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、 典型數字控制系統實例典型數字控制系統實例 從本章開始,將介紹這些中、大規模集成組合從本章開始,將介紹這些中、大規模集成組合邏輯電路。常用的中、大規模集成組合邏輯電路有邏輯電路。常用的中、大規模集成組合邏輯電路有編碼器和譯碼器、數據選擇器和數據分配器、數值編碼器和譯碼器、數據選擇器和數據分配器、數值比較器、算術邏輯運算單元。對于這些常用的集成比較器、算術邏輯運算單元。對于這些常用的集成組合邏輯電路,著重分析它們的功能及基本的應用組合邏輯電路,著重分析它們的功能及基本的應用方法。在學習這些內容的過程中,要以前面所學習方法。在學習這些內容的過程中,要以前面所學習的真值表、邏輯代數、卡諾圖等作為工具
2、,進行邏的真值表、邏輯代數、卡諾圖等作為工具,進行邏輯電路的分析與設計。輯電路的分析與設計。 編編碼碼器器譯譯碼碼器器寄寄存存器器0123456789-+碼制轉換器碼制轉換器比比較較器器計數器計數器加加法法器器寄寄存存器器碼制轉換器碼制轉換器譯碼器譯碼器MUX藥片數傳感器閥門每瓶的藥片數總裝瓶藥片數量顯示新瓶到位計數器清零瓶內實際藥片數(十進制)每瓶藥片的設定數(十進制)每瓶藥片的設定數(BCD編碼數)設定鍵盤遠程控制臺瓶內實際藥片數(十進制)比較相等信號 3.3.1 產生競爭冒險的原因產生競爭冒險的原因 3.3.2 消去競爭冒險的方法消去競爭冒險的方法 組合邏輯電路定義:組合邏輯電路定義:
3、在任何時刻,輸出狀態只決定于同一時刻各輸入狀態的組合,而與先前狀態無關的邏輯電路稱為組合邏輯電路。 組合邏輯電路A0A1:An-1Y0Y1:Ym-1Y輸出A輸入Y0=F0(A0,A1, ,An-1)Y0=F0(A0,A1, ,An-1) Ym-1=Fm-1(A0,A1, ,An-1) 組合邏輯電路特點:組合邏輯電路特點: (1)輸出、輸入之間沒有反饋延遲通路; (2)電路中不含記憶單元。 組合電路邏輯功能表示:組合電路邏輯功能表示: 組合電路是邏輯函數的電路實現,所以表示邏輯函數的幾種方法真值表、卡諾圖、邏輯表達式及時序圖均可表示組合電路的邏輯功能 組合邏輯電路的分類:組合邏輯電路的分類: 按
4、照功能特點可分為:編碼器、譯碼器、數據選擇器、分配器、比較器、加法器等。 電路分析的目的電路分析的目的 目的是為了確定已知電路的邏輯功能,所以分析的結論是指出電路所實現的邏輯功能。 電路分析的步驟電路分析的步驟 (1)由邏輯圖寫出各輸出端的邏輯表達式; (2)化簡和變換各邏輯表達式; (3)列出真值表; (4)根據真值表和邏輯表達式對邏輯電路進行分析,最后確定其功能。 實例實例 例:試分析如圖所示電路的邏輯功能。圖中輸入信號A、B、C、D是一組四位二進制代碼&ABCDWXY 解 (1)寫出邏輯表達式: (2)進行化簡:WAAB ABBXWWC WCCYX XD XDD+()()WAAB
5、 ABBABABABXWC WCABCAB CABCYXDXDABCDABC DABCD (3)列真值表: (4)功能說明: 由真值表可知,此電路實現的邏輯功能是檢奇電路。ABCDY00000000110010100110010010101001100011111000110010101001011111000110111110111110 電路設計的目的電路設計的目的 組合邏輯電路設計的目的是根據邏輯功能設計出實現該功能的電路。 電路設計的步驟電路設計的步驟 (1)根據對電路邏輯功能的要求,列出真值表; (2)由其值表寫出邏輯表達式; (3)簡化和變換邏輯表達式,從而畫出邏輯圖。 注意點注意
6、點 組合邏輯電路的設計,通常以電路簡單,所用器件的數目和種類最少為目標 實例實例 例:試設計將十進制的四位二進制碼(8421)BCD轉換成典型格雷碼 解: (1)分析題意,確定輸入變量與輸出變量的數目 321032108421BCDB B B BG G GG格雷碼(2)列真值表輸入變量輸出變量B3B2B1B0G3G2G1G0000000000001000100100011001100100100011001010111011001010111010010001100100111011010XXX1011XXXX1100XXXX1101XXXX1110XXXX1111XXXX (3)根據真值表,
7、填寫輸出函數卡諾圖B3B20001111000010101010111X1001100011110000011011100111000B1B0G1卡諾圖B3B2B1B0G0卡諾圖G0G1 (3)根據真值表,填寫輸出函數卡諾圖0001111000000001111111101100011110000000010000111011B3B2B1B0G3卡諾圖B3B2B1B0G2卡諾圖G2G3(4)化簡并寫出邏輯代數式(5)、由邏輯代數式畫出邏輯圖 0101010121212123232323233GB BB BBBGB BB BBBGB BB BBBBBGB11B0B1G01B2G2G1B3G3 邏
8、輯代數是分析和設計邏輯電路的工具 組合邏輯電路的輸出狀態只決定于同一時刻的輸入狀態。 組合邏輯電路的分析目的是為了確定已知電路的邏輯功能,步驟:寫出各輸出端的邏輯表達式、化簡和變換各邏輯表達式、列出真值表、確定功能。 應用邏輯門電路設計組合邏輯電路的步驟是:列出真值表、寫出邏輯表達式、化簡和變換、畫出邏輯圖小結: 競爭冒險的現象競爭冒險的現象 由于邏輯門輸出的延遲,當一個邏輯門的幾個輸入端經不同的路徑輸入信號時,會產生錯誤的邏輯輸出信號,這種現象稱為競爭冒險。 產生競爭冒險的原因產生競爭冒險的原因 當電路中存在由反相器產生的互補信號,且在互補信號的狀態發生變化時,由于反相器的輸出延時,可能出現
9、冒險現象。 實例實例 發現并消掉互補變量發現并消掉互補變量 例如例如 增加乘積項增加乘積項 輸出端并聯電容器輸出端并聯電容器 )(CABAFAAFCB時,在0FACCBAB 1 1、編碼器的定義與功能、編碼器的定義與功能 2 2、集成電路編碼器、集成電路編碼器 1 1、譯碼器的定義及功能、譯碼器的定義及功能 2 2、集成電路譯碼器、集成電路譯碼器 3 3、數據分配器、數據分配器 1 1、數據選擇器的定義及功能、數據選擇器的定義及功能 2 2、集成電路數據選擇器、集成電路數據選擇器 1 1、數值比較器的定義及功能、數值比較器的定義及功能 2 2、集成數值比較器、集成數值比較器 1 1、半加器和全
10、加器、半加器和全加器 2 2、多位數加法器、多位數加法器 3 3、集成加法器及應用、集成加法器及應用 常用的中規模組合邏輯器件包括編碼器、譯碼器、數據選擇器、數據比較器、加法器等。它們可通過輸入、輸出使能端擴展為更復雜的邏輯系統。 應用組合邏輯器件進行組合邏輯電路設計時,可用第三章的組合邏輯電路設計步驟。 編碼器的定義編碼器的定義 將某一位有效的輸入信息變換為以二進制按一定的規律編排的代碼(多位輸出信息),使每組代碼都對應一位有效輸入信息,這種功能稱為編碼。具有編碼功能的邏輯電路稱為編碼器。 二進制編碼位數n與輸入信息個數m有如下關系:m2n 4 4線線-2-2線編碼器線編碼器 四位輸入信息,
11、二位編碼輸出信息。輸入輸出I0I1I3I4Y1Y0100000010001001010000111321032100321032101IIIIIIIIYIIIIIIIIY 優先編碼器優先編碼器 在兩個或更多個同時輸入時,編碼器能夠根據規定好的先后次序,即優先級別,只對優先級別高的輸入進行編碼,具有上述功能的邏輯部件稱為優先編碼器優先編碼器。 4 4線線-2-2線優先編碼器線優先編碼器 四位輸入信息,二位編碼輸出信息。 鍵盤輸入鍵盤輸入8421BCD8421BCD碼編碼器碼編碼器 功能表功能表 輸入輸出I0I1I2I3Y1Y0100000 x10001xx1010 xxx111321332103
12、23321IIIIIIIYIIIIIY 8 8線線-3-3線優先編碼器線優先編碼器7414874148 (CD4532CD4532) 功能表功能表 邏輯圖及化簡可得各輸出的表達式: 輸入使能端輸入使能端只有其輸入有效信號時,該器件才處于工作狀態,器件才具有其邏輯功能。 輸出使能端輸出使能端當其輸出有效信號時,指示該器件正處于工作狀態,器件具有其邏輯功能。 8 8線線-3-3線優先編碼器線優先編碼器7414874148的應用的應用 765643642176543542765476543210012IEIIIEIIIIEIIIIIEIAIEIIEIIIIEIIIIEIAIEIIEIIEIIEIAE
13、OEIGSIIIIIIIIEIEO 譯碼器的定義及功能譯碼器的定義及功能 譯碼的功能譯碼的功能是將具有特定含義的二進制碼(多位輸入信號)進行辨別,并轉換成一位的有效的輸出信號(地址譯碼)或轉換成另一種二進制編碼(代碼轉換)。具有譯碼功能的邏輯電路稱為譯碼器譯碼器。 n位的二進制碼和m個輸出信號之間有如下關系:m=2n 2 2線線4 4線譯碼器線譯碼器 功能表功能表 二位二進制碼輸入,四個輸出控制信號,其邏輯表達式為:ABEIYBAEIYBAEIYBAEIY3210 7413874138集成譯碼器集成譯碼器 功能表功能表 三位輸入二進制碼,八個輸出信號其邏輯表達式為:ABCGGGYABCGGGY
14、ABCGGGYABCGGGYABCGGGYABCGGGYABCGGGYABCGGGYBABABABABABABABA22172216221522142213221222112210 7413874138集成譯碼器應用集成譯碼器應用 1. 用譯碼器實現邏輯函數例:用3-8譯碼器實現邏輯函數解:1)將使能端接成有效,使譯碼器工作有效,即G1接5V,G2A、G2B接地。 2)將輸入變量X、Y、Z分別接到譯碼器的輸入C、B、A端,則: XYZZYXZYXZYXF7420YYYYCBAABCABCABCXYZZYXZYXZYXXYZZYXZYXZYXF 7413874138集成譯碼器應用集成譯碼器應用
15、2.功能擴展 例:用3-8譯碼器擴展為4-16譯碼器,其中4-16譯碼器的輸入變量為D0、D1、D2、D3;輸出變量為Z0、Z1、Z14、Z15G1G2/D3D2/CD1/BD0/AZ15Z14Z8Z7Z6Z1Z01000011111101000111111011101111110111G2G1/D3D2/CD1/BD0/AZ15Z14Z8Z7Z6Z1Z00100011011110011101011111011110111111 7413874138集成譯碼器應用集成譯碼器應用 2.功能擴展G1G2AG2BG1G2AG2BA B CA B C 74427442二十進制譯碼器二十進制譯碼器 二十
16、進制譯碼器是碼制變換譯碼器,它是將輸入BCD碼的10個代碼譯成10個高低電平輸出信號。 七段顯示譯碼器七段顯示譯碼器 1)七段式數字顯示器(數碼管) 2)七段顯示譯碼驅動電路 3)7448集成七段顯示譯碼器 (74HC4511) 能將十進制的8421BCD碼轉換成點亮分段式數字顯示器顯示碼,所以該譯碼器是代碼轉換器。 七段顯示譯碼驅動電路七段顯示譯碼驅動電路 1)邏輯抽象邏輯抽象即確定邏輯輸入輸出變量 輸入A3、A2、A1、A0組成8421BCD碼 輸出Ya、Yb、Yc、Yd、Ye、Yf、Yg組成驅動數碼管信號,若采用共陽極數碼管,則Yayg應為低電平有效 2)建立真值表建立真值表 3)畫卡諾
17、圖畫卡諾圖 4)寫出邏輯表達式寫出邏輯表達式 5)畫出邏輯圖畫出邏輯圖 BCD七端譯碼顯示邏輯電路 數據分配器定義數據分配器定義 數據分配是將一個源數據根據需要送到多個不同的通道上去,實現數據分配功能的邏輯電路稱為數據分配器數據分配器。 數據分配器實現數據分配器實現 數據分配器可以用唯一地址譯碼器實現。如用74138譯碼器實現 數據分配器實現數據分配器實現例如,當G1=1,G2B=0,CBA=010時: 同理,當G1=1,G2B=0,CBA=100時: 所以:G2A=1,則Y2=1或Y4=1;G2A=0,則Y2=0或Y4=0 譯碼器作為數據分配器的功能表功能表 ABAGABCGGGY22212
18、)(ABAGABCGGGY22214)( 數據選擇定義數據選擇定義 數據選擇是指經過選擇,把多個通道的數據傳送到唯一的公共數據通道上去。實現數據選擇功能的邏輯電路稱為數據選擇器數據選擇器。多路輸入,一路輸出。是數據分配器逆過程。 4 4選選1 1數據選擇器數據選擇器 功能表功能表 輸出端邏輯表達式為: 3210BADGDABGADBGDABGYGDmii)( 74LS15174LS151集成電路數據選擇器集成電路數據選擇器 功能表功能表 多位數據輸出選擇可用一位選擇器并聯并聯組成,大于八位數據輸入選擇可用一位選擇器串聯串聯組成。 數據選擇器的應用數據選擇器的應用 1 1)邏輯函數產生器邏輯函數
19、產生器 例:例: 2 2)實現并行數據到串行數據的轉換實現并行數據到串行數據的轉換 721070CBADGDABCGADBCGDABCGDmYiii77665533DmDmDmDmXYZZXYZYXYZXXYZYXYZXL2位八選一數據選擇器的連接方法用兩片8選1數據選擇器擴展為16選一數據選擇器的邏輯圖 數值比較器的定義數值比較器的定義 數值比較器就是對兩數A、B進行比較,以判斷其大小的邏輯電路。比較結果有AB、AB以及AB三種情況。 一位數值比較器一位數值比較器 真值表真值表 由比較器的定義 推出比較器的輸出邏輯式: 兩位數值比較器兩位數值比較器 真值表真值表 同理可得兩位比 較器的輸出邏
20、輯式:ABBAFBAFBAFBABABA0011001111001111BABABABABABABABABABABAFFFFFFFFFFF 集成數值比較器集成數值比較器74LS8574LS85 74LS85是4位數值比較器,與兩位數值比較器相同從高位逐位比較得到結果。并帶有擴展輸入輸出使能位。功能表功能表 邏輯表達式邏輯表達式 集成數值比較器位數擴展集成數值比較器位數擴展 將四位數值比較器擴展為八位數值比較器。 74LS85的邏輯圖和引腳圖邏輯圖引腳圖 半加器半加器 半加器是完成一位二進制數相加,并且不考慮低位的進位,由真值表可得其輸出邏輯表達式: 全加器全加器 全加器能進行一位加數、被加數和低位來的進位信號相加,并根據求和結果給出該位的進位信號,由真值表真值表和卡諾卡諾圖圖化簡后可得其邏輯表達式: ABABCBABAABBABAS1111111)(1iiiiiiiiiiiiiiiiiiiiiiiiiCBABACACBBACCiBiAiCBACBACBACBAS 串行進多位加法器串行進多位加法器 若有多位數相加,則可采用并行相加串行進位的方式來完成。 超前進位集成超前進位集成4 4位加法器位加法器74LS28374LS283 將上一節中的和表達式和進位表達式中的A Ai iB Bi i和A Ai i B Bi i定義為G Gi i和P Pi i ,則表達式可寫
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
- 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 江蘇特種作業管理辦法
- 醫院資金收支管理辦法
- 叉車安全事故心得體會
- 城區犬類管理暫行辦法
- 團隊安全培訓管理辦法
- 門式腳手架搭拆技術與安全管理
- 企業安全生產條件
- 企業員工安全生產制度
- 村委婦聯工作總結
- 安全生產監督管理臺賬
- JJF(贛) 028-2024 氣相分子吸收光譜儀校準規范
- (王瑞元版本)運動生理學-課件-2-第二章-骨骼肌機能
- 2023年廣東省高中生物學業水平合格性考試試卷真題(含答案詳解)
- 孩子上學勞動合同協議
- 胎膜早破的護理查房
- 強奸賠償和解協議書
- 【阿里媽媽】2025未來商業獎案例大賞
- Arduino平臺在循跡避障智能小車設計中的應用
- 輸血科管理制度、程序性文件、SOP文件
- 稅務聽證申請書
- 溶瘤病毒工藝開發流程
評論
0/150
提交評論