1、數字系統設計1ZDMCqSimilar to a PLA structure but with a fully decoded AND array Completely flexible OR array (unlike PAL)n address lines inputsdecoder2n wordlines outputsmemoryarray(2n wordsby m bits)m data lines復習復習數字系統設計2ZDMC復習復習數字系統設計3ZDMCqRead operation: 1. Select row 2. Cell pulls one line low and on

2、e high 3. Sense output on bit and bitqWrite operation: 1. Drive bit lines (e.g, bit=1, bit=0) 2. Select rowqWhy does this work? When one bit-line is low, it will force output high; that will set new state6-Transistor SRAM Cellbitbitword(row select)1001復習復習數字系統設計4ZDMC二、SRAM的存儲單元作存儲單元觸發器，為基本RSTT41相通、與

3、、導通，行中被選中，時，能在jjiBBQQTTX6511,單元與緩沖器相連列第行第導通，這時時，所在列被選中，jiTTYj871,，讀操作截止，與導通，則若時，當OIQAAAWRSC32110,，寫操作導通，與截止，則若QOIAAAWR3210,六管N溝道增強型MOS管復習復習數字系統設計5ZDMCABCF00010010010101101000101011011111CC01ABS1S0F01234:1 MUXCC01FCAB0123456710100011S28:1 MUXS1S0q2n-1:1 mux can implement any function of n variables W

4、ith n-1 variables used as control inputs and Data inputs tied to the last variable or its complementqExample: F(A,B,C) = m0 + m2 + m6 + m7 = ABC + ABC + ABC + ABC = AB(C) + AB(C) + AB(0) + AB(1)復習復習數字系統設計6ZDMCqGeneralizationqExample: F(A,B,C,D) implemented by an 8:1 MUXn-1 mux control variablessingl

5、e mux data variablefour possibleconfigurationsof truth table rowscan be expressedas a function of Inchoose A,B,C as control variablesmultiplexer implementationI0I1. . . In-1In F.00011.101010InIn1CAB012345671D01DDDDS28:1 MUXS1S010101100DA11010110BC復習復習數字系統設計ZDMCMay 3, 2016數字系統設計8ZDMCq數據通道單元的所有微操作都是由控

6、制單元啟動，產生微操作控制序列信號的控制單元是一個時序電路，它的各種狀態(指內部狀態)表示系統的各個控制功能。q控制單元是為啟動數字系統中數據處理器的微操作提供控制信號時間序列的。 控制單元數據通道單元輸出數據輸入數據輸入信號（外部）控制信號狀態信號數字系統設計9ZDMCq控制器是一個時序電路，完全可以按時序電路的設計方法進行設計。 q寄存器傳送方法基礎上的。一般有下述四種方法： 每個狀態一個觸發器（one-hot）； 序列寄存器譯碼器法； PLA控制法； 微程序控制法；數字系統設計10ZDMCq狀態機是指按有序方式遍歷預先確定的狀態序列的數字邏輯功能電路。 q狀態機是組合邏輯和寄存器邏輯的特

7、殊組合，它包括兩個主要部分：即組合邏輯部分和寄存器部分。 q寄存器用于存儲狀態機內部狀態；組合邏輯部分又可分為狀態譯碼器和輸出譯碼器，狀態譯碼器確定狀態機的下一個狀態，即確定狀態機的激勵方程，輸出譯碼器確定狀態機的輸出，即確定狀態機的輸出方程。數字系統設計11ZDMCq狀態機內部狀態轉換。遍歷某一確定的狀態序列，其中次態由次態譯碼器根據現態和輸入條件來確定。 q根據狀態變化(稱為狀態轉移)產生輸出信號。輸出譯碼器根據現態和輸入條件可確定輸出信號。 q狀態機有三種表示方法： 狀態圖 狀態表 流程圖數字系統設計12ZDMCqMealy狀態機和Moore狀態機。數字系統設計13ZDMCq對輸出加入寄

8、存器是一個行之有效的方法。通過在時鐘邊沿取樣輸出信號，可以極大地消除毛刺帶來的影響 。數字系統設計14ZDMCState Elements數字系統設計15ZDMCFinite State Machines數字系統設計16ZDMC endcase數字系統設計17ZDMCqAlgorithmic State Machine Chart ， ASMqASM圖用來描述控制器不同時間內應完成的一系列操作，指出控制器狀態轉換、轉換條件以及控制器的輸出。qASM圖又稱為算法狀態機圖，它用符合來表示系統的時序操作，類似于流程圖的形式，但又不同于流程圖。 qASM圖中不僅反映了工作順序，而且還表明了控制器的狀態

9、轉換順序 。 數字系統設計18ZDMCqASM圖：狀態框q數字系統控制序列中的狀態用狀態框表示，狀態框的形狀是一個矩形，框內標出在此狀態下實現的寄存器傳輸操作或輸出輸出，狀態的名稱置于狀態框的左上角，分配給狀態的二進制代碼置于狀態框的右上角。數字系統設計19ZDMCq菱形框內填寫條件變量的判斷條件，經判斷框后狀態轉移出現兩個或多個分支，如圖7.6中(a)所示。若條件是真，選定一個分支，若條件是假，選定另一個分支。圖7.6 (b)是由兩個判斷框構成ASM圖的實例。 數字系統設計20ZDMCq條件框的形狀為橢圓形，框內填寫數據子系統進行的條件操作，框外填寫必需的條件輸出，條件框的輸入通道必定來自判

10、斷框的分支，即條件框的操作或輸出必須是在同時滿足狀態與條件的情況下才進行。q如圖8.7 (b)所示。當系統處于狀態S1時，如果條件X1=0，那么CLR被清“0”，否則CLR保持不變，同時不論X1為何值，系統的下一狀態都是S2。數字系統設計21ZDMCqASM塊描述了一個時鐘周期內系統的工作情況，它包括數據子系統和控制器兩個方面，即在當前狀態及條件下，數據子系統所完成的各種操作以及控制器轉換的后續狀態。所有的操作和狀態轉換都發生在時鐘的同一個跳變邊沿。所以ASM圖是按時鐘的節拍描述整個數字系統的操作。系統的主時鐘不僅作用到數據子系統的寄存器上，而且也作用到控制器的觸發器上。 數字系統設計22ZD

11、MCq圖中A是一個四位移位寄存器，同步清零和移位置數，其中A3為A的最高位，RUN為外部輸入的異步變量，LODA為移位置數變量，它為條件輸出即LODA=S1A3RUN。q注意A0A1A2A3(順序) 數字系統設計23ZDMC狀態機現態條件變量移位寄存器內容狀態機次態A3RUNA0A1A2A3S00000S1S101000S1S101100S1S101110S1S101111S1S1101111S0S00000S1S1111111S2S21010S0數字系統設計24ZDMCq流程圖中的工作塊基本上對應了ASM圖中的狀態框。但如果工作塊的操作不能在一個CP內同時進行，在ASM圖中就必須將其分為幾個

12、狀態框，在這幾個狀態之間實現無條件轉移。 q流程圖中的判斷塊基本上對應了ASM圖中的判斷框。 如果判斷條件是上個操作的結果，那么在ASM圖中應在此判斷框前增加一個狀態框。 如果不增加一個狀態框，則判斷條件對應于前一個CP的工作塊的操作結果。 q在ASM圖的最上層加一個起始狀態。 數字系統設計25ZDMCq串行數據序列是每個時鐘周期傳送一個數據0或1的數據流。設x為輸入的串行數據序列。當檢測到數據流中出現所需的010數據時，使檢測器的輸出Z為1。試畫出其ASM圖。數字系統設計26ZDMCq某計數器型控制器的ASM圖,請根據圖中的狀態分配設計出對應的電路。 系統有一個外輸入X，兩個輸出命令Z1和Z

13、2，三個狀態S0、S1和S2，即需要兩個觸發器來設置兩個狀態變量Q1Q2。觸發器可采用JK型或D型觸發器，此處采用D型觸發器。數字系統設計27ZDMC現態次態轉換條件Q2Q1XQ2n+1Q1n+1Z2Z100010110011101010000100000110000該表為簡化狀態轉換表，因為10和11狀態與輸入X無關，所以對應于該兩行X值可作為任意項處理。 設0l的次態為00，以保證一旦出現0l狀態后（電路自啟動），經過一個時鐘周期可以自動回到有用狀態循環。 觸發器的驅動方程：1212QQQn1121Q XnQQ 輸出方程： 221ZQQX121QZQ 數字系統設計28ZDMCq實際應用問題

14、進行分析和歸納，以確定控制系統的任務以及要實現的功能。 q列出采用的狀態機全部可能的狀態，并對每一個狀態進行狀態編碼及定義相應的狀態轉換條件。q根據狀態圖(或把狀態圖轉化為狀態表，并對狀態圖和狀態表進行必要的簡化處理)和輸出函數，畫出狀態轉移圖。q建立激勵函數和輸出函數，畫出邏輯電路。 數字系統設計29ZDMCq某數字系統的控制器ASM圖，試設計對應的邏輯電路圖。 數字系統設計30ZDMCMOS: Metal-Oxide-Semiconductor Field-Effect TransistorVGS(th)稱為MOS管的開啟電壓VGS=0漏極和源極之間相當于兩個PN結背向地串聯，所以D-S間

15、不導通. iD=0數字系統設計31ZDMCCross SectionThe gate acts like a capacitor. A high voltage on the gate attracts charge into the channel. If a voltage exists between the source and drain a current will flow. In its simplest approximation the device acts like a switch. Top ViewqMOSFET (Metal Oxide Semiconductor Field Effect Transist