1、第九章第九章 嵌入式設計實例嵌入式設計實例29.4 音頻編碼器與處理器的連接設計lIIS IIS 即音訊數據接口，它是即音訊數據接口，它是SONYSONY、PHILIPS PHILIPS 等電子巨頭共同推出等電子巨頭共同推出的接口標準。的接口標準。IIS IIS 接口電路如圖接口電路如圖3-133-13本系統把本系統把IIS IIS 接口與接口與PHILIPS PHILIPS 的的UDA1341TSUDA1341TS音訊數字信號編譯碼器相連接，得到音訊數字信號編譯碼器相連接，得到MICROPHONE MICROPHONE 音訊輸入信道和音訊輸入信道和SPEADERSPEADER音訊輸出信道。音

2、訊輸出信道。UDA1341TS UDA1341TS 可把立體聲模擬信號轉化為數字信號，同樣也能把數字信號轉換可把立體聲模擬信號轉化為數字信號，同樣也能把數字信號轉換成模擬信號，并可用成模擬信號，并可用PGAPGA（可程序增益控制），（可程序增益控制），AGC(AGC(自動增益控自動增益控制制) )對模擬信號進行處理；對于數字信號，該芯片提供了對模擬信號進行處理；對于數字信號，該芯片提供了DSP(DSP(數數字音訊處理字音訊處理) )功能。在實際中，功能。在實際中，UDA1341TS UDA1341TS 可廣泛應用于可廣泛應用于MDMD、CDCD、NoteBookNoteBook、PC PC 和

3、數碼攝相機等。和數碼攝相機等。S3C44B0X S3C44B0X 的的IIS IIS 也可與也可與UDA1341TS UDA1341TS 的的BCKBCK、WSWS、DATAIDATAI、SYSCLKSYSCLK相連。相連。3l對于對于UDA1341TS UDA1341TS 的的L3 L3 總線，它是該芯片工作于微處理器輸總線，它是該芯片工作于微處理器輸入模式時使用的，它包括入模式時使用的，它包括L3DATAL3DATA、L3MODEL3MODE、L3CLOCK L3CLOCK 共三共三根接線，它們分別表示為微處理器接口數據線、微處理器根接線，它們分別表示為微處理器接口數據線、微處理器接口模式

4、線，微處理器接口定時器線。透過這個接口，微接口模式線，微處理器接口定時器線。透過這個接口，微處理器能夠對處理器能夠對UDA1341TS UDA1341TS 中的數字音訊處理參數和系統控中的數字音訊處理參數和系統控制參數進行設定。但是制參數進行設定。但是S3C44B0X S3C44B0X 中沒有設該專用接口，可中沒有設該專用接口，可透過通用透過通用I/O I/O 口進行擴充。口進行擴充。S3C44B0XS3C44B0X的的IISIIS的接口電路如下的接口電路如下： 4音頻編碼器(UDA1341TS)與S3C44B0X的連接59.5 LCD與處理器的連接設計與處理器的連接設計l采用采用SAMSUN

5、G DISPLAY DEVICES 公司的公司的UG-32F04 （320*240 mono STN LCD）與）與S3C44B0X連接電路如圖。連接電路如圖。圖 UG-32F04與S3C44B0X連接（320*240 mono STN LCD）6lSAMSUNG DISPLAY DEVICES 公司的公司的UG-32U03A （320*240 mono STN LCD）與）與S3C44B0X連接電路連接電路如圖。如圖。UG-32U03A 與S3C44B0X連接（320*240 mono STN LCD）7上圖中上圖中VEE 由由LCD模塊的電路產生。模塊的電路產生。 VL是典型的是典型的2.

6、4V。 DISPON H:先是開啟；先是開啟；L:顯示關閉。顯示關閉。 nEL_ON H:EL關閉；關閉；L:EL開啟。開啟。8lKYOCERA公司的公司的KHS038AA1AA-G24(256 color STN LCD)與與S3C44B0X連接電路如圖。連接電路如圖。圖 KHS038AA1AA-G24與S3C44B0X連接 (256 color STN LCD)9l上圖中上圖中DISP信號可以通過信號可以通過I/O口、電源控制電路或口、電源控制電路或nRESET電路產生，電路產生，V1-V5可以通過可以通過LCD手冊推薦的電手冊推薦的電源電路提供。源電路提供。109.6 JTAG調試接口設

7、計lJTAGJTAG（Joint Test Action GroupJoint Test Action Group聯合測試行動小組聯合測試行動小組）是一種國際標準測試協議，主要用于芯片內部測試及）是一種國際標準測試協議，主要用于芯片內部測試及對系統進行仿真、調試，對系統進行仿真、調試，JTAGJTAG技術是一種嵌入式測試技技術是一種嵌入式測試技術。通過術。通過JTAGJTAG接口可對芯片內部的所有部件進行訪問，接口可對芯片內部的所有部件進行訪問，是開發調試嵌入式系統的一種簡潔高效的手段。是開發調試嵌入式系統的一種簡潔高效的手段。l現在多數的高級器件都支持現在多數的高級器件都支持JTAGJTAG

8、協議，如協議，如DSPDSP、FPGAFPGA器器件等。標準的件等。標準的JTAGJTAG接口是接口是4 4線：線：TMSTMS、TCKTCK、TDITDI、TDOTDO，分別為模式選擇、時鐘、數據輸入和數據輸出線。分別為模式選擇、時鐘、數據輸入和數據輸出線。 111. JTAG的結構的結構l在硬件結構上，在硬件結構上，JTAG的接口包括兩個部分，的接口包括兩個部分，JTAG端口端口和控制器。和控制器。l與與JTAG接口兼容的器件可以是微處理器（接口兼容的器件可以是微處理器（MPU）、微）、微控制器（控制器（MCU）、）、PLD 、CPLD、 FPGA 、ASIC或其或其它符合它符合IEEE1

9、149.1規范的芯片。規范的芯片。IEEE1149.1標準中規定標準中規定對應數字集成電路的每個引腳都設有一個移動存寄單元對應數字集成電路的每個引腳都設有一個移動存寄單元，稱為邊界掃描單元，稱為邊界掃描單元BSC。它將。它將JTAG電路與內核邏輯電電路與內核邏輯電12 路聯系起來，同時隔離內核電路和芯片引腳。由集成電路聯系起來，同時隔離內核電路和芯片引腳。由集成電路的所有邊界掃描構成單元掃描寄存器路的所有邊界掃描構成單元掃描寄存器BSR。邊界掃描。邊界掃描寄存器僅在進行寄存器僅在進行JTAG測試時有效，在集成電路工作正測試時有效，在集成電路工作正常無效，不影響集成電路的功能常無效，不影響集成電

10、路的功能 。132. 2. JTAG引腳定義引腳定義TMSTMS、TCKTCK、TDITDI、TDOTDO四個引腳與四個引腳與 一個可選配的引腳一個可選配的引腳TRST，用于驅動電路模塊和控制執行規定的操作。各引腳的功能用于驅動電路模塊和控制執行規定的操作。各引腳的功能如下：如下：1. TCK：JTAG測試時鐘，為測試時鐘，為TAP控制器和寄存器提供測試控制器和寄存器提供測試參考。在參考。在TCK的同步作用下通過的同步作用下通過TDI和和TDO引腳下串行移引腳下串行移入或移出數據及指令。同時，入或移出數據及指令。同時，TCK為為TAP控制器狀態機提控制器狀態機提供時鐘。供時鐘。142. TMS

11、：TAP控制器的三項式輸入信號。控制器的三項式輸入信號。TCK的上升沿時的上升沿時刻刻TMS的狀態確定的狀態確定TAP控制器即將進入的工作狀態。通控制器即將進入的工作狀態。通常常TMS引腳具有內部上拉電阻引腳具有內部上拉電阻 ，以保證該引腳在沒有驅，以保證該引腳在沒有驅動時處于邏輯動時處于邏輯1狀態。狀態。3. TDI：JTAG指令和數據寄存器的串行數據輸入端。指令和數據寄存器的串行數據輸入端。TAP控制器的當前狀態以及保持在指令寄存器中的具體指令控制器的當前狀態以及保持在指令寄存器中的具體指令決定對于一個特定的操作由決定對于一個特定的操作由TDI裝入哪個寄存器。在裝入哪個寄存器。在TCK的上

12、升沿時刻，的上升沿時刻，TDI引腳狀態被除數采樣，結果送到引腳狀態被除數采樣，結果送到JTAG寄存器組。寄存器組。154. TDO：JTAG指令和數據寄存器的串行輸出端。指令和數據寄存器的串行輸出端。TAP控控制器的當前狀態以及保持在指令寄存器中的具體指令決制器的當前狀態以及保持在指令寄存器中的具體指令決定對于一個特定的操作哪個寄存器的內容送到定對于一個特定的操作哪個寄存器的內容送到TDO輸出輸出。對于任何已知的操作，在。對于任何已知的操作，在TDI和和TDO之間只能有一個之間只能有一個寄存器（指令或數據）處于有效連接狀態。寄存器（指令或數據）處于有效連接狀態。TDO在在TCKR的下降沿改變狀態，并且只在數據通過器件移動的下降沿改變狀