1、第三章 時序邏輯第三章 時序邏輯n時序邏輯電路概述n集成雙穩觸發器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數器n同步時序邏輯設計時序邏輯電路概述時序電路：是指電路在任何時刻產生的穩定輸出信號， 不僅取決于該時刻電路的輸入，而且也取 決于電路過去的輸入信號。時序電路輸入時序電路輸出組合電路x1xnZ1Zm存儲電路Y1Yry1yr內部輸入內部輸出存儲電路輸入存儲電路輸出時序電路的狀態Zi=fi(x1, x2, , xn, y1, y2, , yr), i= 1, , m 輸出函數Yi=gi(x1, x2, , xn, y1, y2, , yr), i= 1, , r 控制或激勵函數n時序

2、電路可分為兩大類：時序邏輯電路概述 同步時序電路 （同步時鐘到來時，電路狀態才能發生改變） 異步時序電路 （由輸入信號直接引起電路的狀態改變）n時序電路中的存儲網絡： 各種類型的觸發器 僅起延時作用的延遲線第三章 時序邏輯n時序邏輯電路概述n集成雙穩觸發器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數器n同步時序邏輯設計集成雙穩觸發器(Flip-Flop)n觸發器：是一種有記憶功能的電子器件n觸發器的兩個基本特性 穩定狀態可以相互轉換或翻轉(象翹翹板的翻轉) 具有兩個穩定的工作狀態“1”狀態 通常 Q =1,Q = 0“0”狀態 通常 Q =0,Q = 1QQ0 1即在輸入控制下可以“0

3、” “1”“1” “0”集成雙穩觸發器(Flip-Flop)次態方程 觸發器的次態是它的現態和輸入信號 的函數(狀態方程，特征方程)，即 Q n+1=f (Q n,X ) n術語說明現態 把觸發器在翻轉前的狀態叫觸發器的現態， 用 Q n 表示。次態 把觸發器翻轉后的狀態叫觸發器的次態， 用 Q n+1 表示。nRS觸發器集成雙穩觸發器(Flip-Flop)QQRSRSQ nQ n+10 0 0 0 0 1 0 1 0 1 0 1 1 11 0 0 01 0 1 01 1 0 01 1 1 1 S RQ n+1 0 0不定 0 11 1 00 1 1Q n01RS次態真值表狀態轉換圖2tpdt

4、pdtpd2tpdRSQQ波形圖011101SetResetRS觸發器RS觸發器的狀態方程Q n+1 = S + R Q nRS=0 (約束條件)RSQ異步時序邏輯電路Q n Q n+1SR 0 01 0 101 1 010 1 11激勵表另一種基本的RS觸發器RSQQQQRSRSQQRSRS鐘控D觸發器DQ n+10011次態真值表Q n+1=D狀態方程01D1100狀態轉換圖QQDRSCPDCQ nQ n+1D000011100111激勵表QQRSDCPRS觸發方式及其分類n時鐘觸發器的觸發方式及其分類觸發方式是指觸發器輸出狀態的變化在時鐘脈 沖CP的什么時刻里發生的(工作方式)CP脈沖有

5、四個不同階段：低電平上升沿高電平下降沿觸發方式電平觸發方式邊沿觸發方式高電平低電平上升沿下降沿電路圖QQ0 1QQ0 1電平CP 低CP 高邊沿QQ0 1QQ0 1CPCP下降沿上升沿QQRSKCPJKJQ nQ n+10 0 0 00 0 1 10 1 0 0 0 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0 J KQ n+1 0 0Q n 0 10 1 01 1 1Q n簡化次態真值表02641375J KQ n1111JKQ nQ n+1=JQ n+KQ nQQJRSCPJCKKJK觸發器JK觸發器01KJ狀態轉換圖1010Q n Q n+1JK 0 00 0 11

6、 1 01 1 10激勵表 這類觸發器對鐘控信號約定電平的 寬度要求是極為苛刻的 當CP=1持續較長時，觸發器將會連 續反轉，我們把這時的翻轉稱空翻QQRSKCPJJ =K =1，CP=1可能產生空翻111100110主從JK觸發器QQRS10RS10KJCP 主 從CPJKQ主從觸發器的觸發翻轉分為兩個節拍：1. 當CP1時，CP0，從觸發器被封鎖，保持原狀態不變：主觸發器工作，接收J 和K 端的輸入信號。2. 當CP由1躍變到0時，即CP=0、CP1。主觸發器被封鎖，輸入信號J、K不再影響主觸發器的狀態；從觸發器工作，接收主觸發器輸出端的狀態。特點：（1）主從觸發器的翻轉是在CP由1變0時

7、刻（CP下降沿）發生的。（2）CP一旦變為0后，主觸發器被封鎖，其狀態不再受J、K影響，因此不會有空翻現象。主從JK觸發器存在的問題一次變化現象 主從JK觸發器在CP=1期間，輸入干擾使得主觸發器翻轉一次， 在CP由1變0時刻，將主觸發器錯誤狀態傳給從觸發器。CPJK=0QQQRS10RS10KJCP 主 從主從JK觸發器集成邊沿觸發器CP =1 觸發器處于“自鎖”狀態Q n+1=Q nCP +Q nS =Q n+Q nS =Q n當CP由1變0時，解除自鎖Q n+1=Q n0 +Q nS =Q nJQ n=KQ nQ nJQ n=JQ n+KQ n(tpd延遲后變為1)S =JQ nR =K

8、Q nQ n+1=Q nCP +Q nR =Q n+Q nR =Q nCP =0 S=R=1 觸發器保持不變集成邊沿觸發器觸發器工作原理：CP =0 R=S=1 維持原狀態a. 維持置0維持線置1維持線當CP由0躍變到1時D =D1D2D =0R =0 S =1 Q =0D =1R =1 S =0 Q =1阻塞置阻塞置0 0阻塞置阻塞置1 1b.阻塞當CP =1時D =1 0阻塞置0線使R =1 S =0 R =1D =0 1阻塞置1線使R =0 S =1 S =1集成邊沿觸發器 觸發方式的分析： CP =0 保持 CP =1 狀態不受影響 當CP由0躍變到1時觸發器接收D數據n+1n+1 T

9、觸發器QQRSCPJCKTJ=K=TQ n+1=JQ n+KQ nQ n+1=TQ n+TQ nT=0Q n+1=Q nT=1Q n+1=Q n觸發器類型的相互演化方法 公式法 表格法 1. 公式法：利用觸發器次態方程，聯解求轉換邏輯例如：JK觸發器 D觸發器JK次態方程:Q n+1=JQ n+KQ nD次態方程:Q n+1=D=D(Q n +Q n)=DQ n+DQ n比較兩個次態方程得：J=D, K=DQQRSCPJCKD觸發器類型的相互演化2. 表格法觸發器相互轉換步驟：設 首先找出觸發器次態真值表和觸發器的激勵表 列出兩個相結合的真值表，即觸發器的輸入看成 是觸發器輸入及現態的函數 化

10、簡觸發器輸入函數，即得轉換電路觸發器類型的相互演化例如：把RS 觸發器轉換成Jk 觸發器KJQ nQ n+10 0 0 00 0 1 10 1 0 0 0 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0R S 00 01 00 10 0 11 00264137502641375kJKQ nJQ nR11S11R=KQ nS=JQ nQQCPSCRJK集成觸發器的參數 直流參數與TTL與非門的直流參數基本相同:Uoh輸出高電平，Uol輸出低電平，Uon輸入高電平，Uoff輸入低電平Iil 低電平輸入電流，Iie 高電平輸入電流，Icc 電源電流 時間參數t sut ht wl

11、t wh數據 D時鐘 CP建立時間保持時間最小持續時間觸發器最高工作頻率：fmaxt wl+t wh1第三章 時序邏輯n時序邏輯電路概述n集成雙穩觸發器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數器n同步時序邏輯設計同步時序邏輯分析n分析時序邏輯電路的一般步驟:1. 列出組合電路的全部輸出函數和控制函數(激勵函數)2. 將控制函數代入相應觸發器的狀態方程， 求得時序邏輯電路的狀態方程。3. 根據狀態方程和輸出函數，列出該時序電路 的狀態表，畫出狀態圖或時序圖。4. 根據電路的狀態表或狀態圖說明給定時序邏 輯電路的邏輯功能。時序電路輸入時序電路輸出組合電路x1xnZ1Zm存儲電路Y1Yr

12、y1yr時序電路的狀態控制或激勵函數時序邏輯電路結構圖同步時序邏輯分析1J1KC1Q1J1KC11Q0QCPXZFF1FF011QQQ例如：試分析下圖所示的時序邏輯電路1.寫出輸出函數和控制函數：nnQQXZ01)(nQXJ1010KnQXJ0111K2.將各控制方程代入JK觸發器的狀態方程，得時序電路的次態方程：nnnnnQQXQKQJQ01000010)(同步時序邏輯分析nnnnnQQXQKQJQ10111111)(3.作出狀態表及狀態圖作出狀態表及狀態圖nnQQXZ01)(nQ10nQ11Z0/00/00/1/01/01/01/1X=0X=101100000001010000100100

13、000 0110111Q0QX Z時序圖圖:同步時序邏輯分析0001100/00/00/11/11/01/0時序電路的狀態以十進制數表示：00 0；01 1；10 2； 11 3CP 1 2 3 4 5 6X 0 0 0 1 1 1 Q n 0 1 2 0 2 1 Q n+1 1 2 0 2 1 0Z 0 0 1 1 0 01Q0QXCPZ1234564. 4. 邏輯功能分析：當X=1時，按照減1規律從10010010循環變化，并每當轉換為00狀態（最小數）時，輸出Z=1。該電路一共有3個有效狀態00、01、10。當X=0時，按照加1規律從00011000循環變化，并每當轉換為10狀態（最大數

14、）時，輸出Z=1。所以該電路是一個可控的3進制計數器。0001100/00/00/11/11/01/0同步時序邏輯分析同步時序邏輯分析例：分析下圖所示的時序邏輯電路功能1.寫出輸出函數和控制函數：D4=y3 D3=y2 D2=y1 D1=D11D12=y4y3+y4y12.求得時序邏輯電路的狀態方程y4n+1=D4=y3 y3n+1=D3=y2 y2n+1=D2=y1 y1n+1=D1=D11D12=y4y3+y4y1同步時序邏輯分析3.作出狀態表及狀態圖作出狀態表及狀態圖0000000100110111100011001110111101001010110101101011010100101

15、0014. 4. 邏輯功能分析： 此電路是一個具有自啟動能力的循環碼(Gray碼、步進碼) 計數器, 或者稱為自恢復扭環移位寄存器、Johnson計數器。同步時序邏輯分析5. 5. 進一步討論進一步討論00000001001101111000110011101111有效序列01001010110101101001001001011011無效序列RRRR“0”同步時序邏輯分析同步時序電路按其輸入與輸出的關系不同，可分為Mealy型和Moore型兩類：Mealy型：時序電路的輸出與它的現態以及它的輸 入都有關系。siskx/zMoore型: 時序電路的輸出僅與電路的現態有關， 或者根本沒有Z輸出。

16、siziskzk現態X(輸入)z(輸出)sisj(次態)zix現態siskz(次態/輸出)x (輸入)狀態圖狀態表狀態圖狀態表異步時序邏輯電路的分析步驟：與同步時序電路分析步驟類似，僅僅在步驟增加列出時鐘控制函數3. 狀態表的生成要考慮各觸發器的有效時鐘信號例：試分析下圖所示的時序邏輯電路1.1.寫出各邏輯方程式。寫出各邏輯方程式。CP0 0= =CPCP1 1= =Q0 0QQQQD1=Q1nD0=Q0nZ=Q1nQ0n異步時序邏輯電路的分析2. 將各驅動方程代入D觸發器的狀態方程，得時序電路的次態方程：1111nnQDQnnQDQ0010CP0 0= =CPCP1 1= =Q0 0（CP由

17、01時此式有效） （Q0由01時此式有效） 3. 列出該時序電路的狀態表現態CP輸出00111111001001001000狀態表1Q0Q n+1n+1 作狀態轉換圖、時序圖。作狀態轉換圖、時序圖。4. 邏輯功能分析 由狀態圖可知：該電路一共有4個狀態00、01、10、11，在時鐘脈沖作用下，按照減1規律循環變化，所以是一個4進制減法計數器，Z是借位信號。10/0/011/100/001Q10QZ異步時序邏輯電路的分析Z1QCPQ0第三章 時序邏輯n時序邏輯電路概述n集成雙穩觸發器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數器n同步時序邏輯設計鎖存器、寄存器和移位寄存器n鎖存器鎖存器、

18、寄存器和移位寄存器n寄存器鎖存器、寄存器和移位寄存器n移位寄存器右移寄存器Q n+1=D i=Q ni-1i左移寄存器Q n+1=D i=Q ni1i鎖存器、寄存器和移位寄存器S1S0=00 保持S1S0=01 右移 DA=SR Di=Q ni-1 R=R/2+SRS1S0=10 左移 DH=SL Di=Q ni+1 R=2R+SRS1S0=11 置數 ah QAQH功能選擇鎖存器、寄存器和移位寄存器第三章 時序邏輯n時序邏輯電路概述n集成雙穩觸發器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數器n同步時序邏輯設計計數器n 計數器的功能： 是記憶脈沖的個數。用于定時、分頻、產生節拍脈沖

19、及進行數字運算等等。其記憶脈沖的最大數目稱為計 數器的模(M )。n 計數器的分類：按功能分類加法計數器減法計數器可逆計數器按進位基數分類二進制計數器(模2r)十進制計數器任意進制計數器按進位方式分類同步計數器（并行計數器）異步計數器（串行計數器）計數器n 同步計數器例如：分析下圖所示的同步計數器同步計數器同步計數器這個計數器是模M =8的二進制加法計數器，當計滿8個數，輸出為1。同步二進制加法計數器一般規律：若可k 個觸發器，模數為M =2k，除第一個觸發器來一個脈沖翻轉一次外，每個觸發器翻轉條件是，此觸發器低位的所有觸發器同時為1態。例如：J1=k1=1 Ji=ki=Q n1Q n2Q n

20、i-1 同步二進制減法計數器一般規律：除第一個觸發器來一個脈沖翻轉一次外，每個觸發器翻轉條件是，此觸發器低位的所有觸發器同時為0態。例如：J1=k1=1 Ji=ki=Q n1Q n2Q ni-1 n 異步計數器計數器根據二進制計數器一般規律，構造模2n異步計數器例如：設計模2n（n4）的異步二進制計數器QQTNQQTQQTQQT1111JQ1nQ2nQ3nQ4nQQJKNQQJKQQJKQQJKJQQDNQQDQQDQQDJ異步計數器例：分析下圖所示的異步計數器觸發器Q0 J0=K0=1 Q0n+1=Q0n CP0=CP=觸發器Q3 J3=Q2nQ1n K3=1 Q3n+1=Q3nQ2nQ1n

21、 CP3=Q0n=觸發器Q2 J2=K2=1 Q2n+1=Q2n CP2=Q1n=(1) 依次寫出Q0-Q3的時鐘控制函數和狀態方程0123觸發器Q1 J1=Q3n K1=1 Q1n+1=Q3nQ1n CP1=Q0n=異步計數器（2）根據各級觸發器的狀態方程，作狀態轉移表Q0n+1=Q0n CP0=CP=Q1n+1=Q3nQ1n CP1=Q0n=Q2n+1=Q2n CP2=Q1n=Q3n+1=Q3nQ2nQ1n CP3=Q0n=（3）由狀態轉移表作出狀態圖Q3n0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0

22、0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Q2nQ1nQ0nCP3CP2CP1CP00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 01 0 1 10 1 0 01 1 0 10 1 0 01 1 1 10 0 0 0Q3n+1Q2n+1Q1n+1Q0n+10000000000000000000000000000計數器n 中規模集成計數器中規模同步計數器例：分析74LS163同步二進制計數器中規模異步計數器例：分析74LS90異步計數器中規模異步計數器CP1

23、CPCP2QBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0 74LS90連接成8421碼計數方式QD QC QB CP2 QA CP1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 中規模異步計數器 74LS90連接成5421碼計數方式QA2CP1CPCP2QBQDQC5 0 0 0 0 0 QA QD QC QB CP1 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1

24、0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十進十進 制數制數74LS90的應用例：按8421碼構成六進 制計數器。 0 0 0 0 0 1 1 0說明：0110狀態非常短暫， 不能算在計數循環中。用0110狀態直接清零即可。R 01 = QBR 02 = QC即令：0 0 1 1QD QC QB QA0 0 0 00 0 0 10 0 1 00 1 0 00 1 0 1CPCP1CP2QAQDQBQCR 92R 91R02R0174LS90用中規模計數器構成任意進制計數器構成方法：可以通過預置法即設置不同的預置值來構 成任意進制計數器2.預

25、置值的設定：設為N 原來計數器的模值， M 為所要實現的模值。預置方法：1. 通過預置控制LD異步預置：加計數 預置值N -M -1 減計數 預置值M 同步預置：加計數 預置值N -M 減計數 預置值M -1用中規模計數器構成任意進制計數器74LS192 4位同步十進制加/減法計數器，帶清除例：把模N =10的計數器改接為M =6的計數器預置值10-6-1=3，計數過程為：3 4 5 6 7 8 9 3預置值6，計數過程為：6 5 4 3 2 1 0 6 減計數脈沖 加計數脈沖LD -異步預置 用中規模計數器構成任意進制計數器 計數器的應用脈沖分配器第三章 時序邏輯n時序邏輯電路概述n集成雙穩

26、觸發器n同步時序邏輯分析n鎖存器、寄存器和移位寄存器n計數器n同步時序邏輯設計同步時序邏輯設計同步時序邏輯電路的設計步驟:（3）狀態分配，又稱狀態編碼。即把一組適當的二進制 代碼分配給簡化狀態表中各個狀態。（1）根據設計要求，得到對應原始的狀態圖或狀態表。（2）狀態化簡。消去多余的狀態，求得最小化狀態表。（4）選擇觸發器的類型及其激勵表。（5）根據編碼狀態表以及所采用的觸發器激勵表， 導出待設計電路的輸出函數和激勵函數。（6）根據輸出函數和激勵函數畫出邏輯圖。（7）檢查電路能否自啟動。 同步計數器的設計舉例例: 設計一個同步5進制加法計數器(1）根據設計要求，設定狀態，求得狀態轉換圖和狀態表。

27、(2) 該狀態圖不須化簡。S0/0S1/0S2/0S3/0S4/1現態次態進位輸出S0S10S1S20S2S30S3S40S4S01同步計數器的設計舉例（3）狀態分配，列狀態轉換編碼表?，F態次態進位輸出y2n y1n y0n y2n+1y1n+1y0n+1Z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（4）選擇觸發器。選用JK觸發器及其激勵表。Q n Q n+1JK 0 00 0 11 1 01 1 10（5）求各觸發器的激勵函數和進位輸出函數。同步計數器的設計舉例現態次態激勵激勵激勵進位輸出y2n y1n y0ny2n+1y1

28、n+1y0n+1J2 k2J1 k1J0 k0z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001Q n Q n+1JK 0 00 0 11 1 01 1 100 0 1 0 1 10 0 1 1 1 1 1 0 0 1 0 11 1 01 1 1 激勵表（5）求各觸發器的驅動方程和進位輸出方程。同步計數器的設計舉例02641375y2ny1ny0ny2ny1ny0nJ21026413751k2J2=y1ny0nK2=102641375J1102641375k11J1=k1=y0n0264137502641375J011k011J0=

29、y2nK0=102641375Z1Z =y2n同步計數器的設計舉例（6）畫邏輯圖。（7）檢查能否自啟動000/0001/0010/0011/0100/1111/1110/1101/1如果電路進入無效狀態101、110、111時，在CP 脈沖作用下，分別進入有效狀態010、010、000。所以電路能夠自啟動。QC1C1Q1K1J1J1J1K1KC1Q2y0yy1CPZ進位輸出QQQ同步時序邏輯設計 建立原始狀態表的方法根據問題的文字描述形成狀態表，需要確定以下三個問題： 所描述的電路應該包括哪幾個狀態 狀態之間的轉換關系 輸出情況 例：“1111”序列檢測器CD1/01/01/0AB0/00/0

30、E1/10/01/10/00/0設：輸入為x，輸出為zx出現下列序列時：1 1 0 1 1 1 1 1 1 0 0 1 0z將形成相應序列：0 0 0 0 0 0 1 1 1 0 0 0 0 x現態01AA/0B/0BA/0C/0CA/0D/0DA/0E/1EA/0E/1次態/輸出(z)原始狀態表建立原始狀態表的方法例：給出同步二進制串行加法器的狀態表設：x1、x2為加數、被加數串行輸入，Z為兩 數之和的串行輸出端。x1 0 1 1 0 1 1 0 0 x2 0 1 0 1 1 0 1 0輸入：Z 1 1 0 0 0 1 1 0輸出：ab00/001/110/111/001/010/011/1

31、00/1x1x2=00 01 10 11a a/0 a/1 a/1 a/0b a/1 b/0 b/0 b/1PSNS狀態表移位寄存器A串行加法器移位寄存器Bx1x2Z原始狀態表的簡化等價狀態：如果以時序電路的狀態si和sj作為初始狀態，把各種可 能的輸入序列加到該時序電路上，所得到的輸出序列 都完全相同，那么狀態si和sj就是等價的。例如：時序電路xz現態輸入兩狀態等價的判斷標準：在相同的輸入和輸出的前提下，判斷狀態等價的三種情況：1. 次態相同2. 次態交錯3. 次態循環 x現態01AA/0B/0BA/0C/0CA/0D/0DA/0E/1EA/0E/1D,E 次態相同B,C 次態交錯原始狀態

32、表的簡化等價狀態的幾個重要概念：n 等價關系當且僅當它是自反的、對稱的、可傳遞的。n 根據等價狀態的傳遞性，構造狀態的等價類。例如: (si, sj) (sj, sk) (si, sk)等價類: (si, sj, sk)n 等價類是指一類狀態中所有狀態之間都是等價的。最大等價類是 指在一個原始狀態表中所有相互等價的狀態都包含在內的等價類。 x現態01AA/0B/0BA/0C/0CA/0D/0DA/0E/1EA/0E/1 x現態01AA/0B/0BA/0C/0CA/0D/0DA/0D/1原始狀態表的簡化利用隱含表進行狀態化簡 n 畫隱含表格由原始狀態表“缺頭”、“少尾”構造出的直角三角形表格。

33、x現態01AC/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/0原始狀態表BCDEFGA B C D E F隱含表n 順序比較狀態比較和標注的三種情況：1. 輸出不相同，在相應的方格上打 ， 以示不等價。2. 輸出完全相同，次態相同或交錯為原狀 態對的，在相應方格上打上 ，以示等價。3. 輸出完全相同，將既不相同又不交錯為 原狀態對的次態列入相應方格中，以待進 一步比較。CFBECFAEDECD 原始狀態表的簡化利用隱含表進行狀態化簡 n 關連比較BCDEFGA B C D E F隱含表CFBECFAEDECD 對隱含表中所填狀態對進行檢查，有時要進

34、行多次追尋，直到有明確的狀態等價或不等價為止。 n 列出最大等價類根據隱含表的結果，列出所有的等價對：(C, F), (B, E), (A, B), (A, E) 最大等價類：(C, F), (A, B, E), (D), (G)(不與其它任何狀態等價的單個狀態也算是一個最大等價類) x現態01AC/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/0原始狀態表原始狀態表的簡化n 建立最簡狀態表(A, B, E), (C, F), (D), (G)a b c d x現態01ab/0a/1bc/0d/0cc/1a/0db/1c/0最簡狀態表 x現態01AC

35、/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/0原始狀態表的簡化n 常用兩種狀態編碼(狀態分配)：狀態編碼n 二進制編碼n “一對一法”編碼n 二進制編碼狀態個數與二進制代碼位數的關系2F-1 S 2FS 為狀態數 F 二進制位數可能出現的狀態分配數目NANA=2F !(2F S)!例如：狀態分配1狀態分配2方案1：3個或門，4個與門方案2：6個或門，9個與門狀態編碼(二進制編碼)如何指導選擇狀態分配方案來降低控制函數的復雜性？例如選擇三組分配方案比較控制和輸出函數結果： x現態01AC/0D/0BC/0A/0CB/0D/0DA/1B/1次態/輸出

36、(z)狀態編碼(二進制編碼)狀態編碼(二進制編碼)分配方案1：總的維塊數：1維塊 50維塊 2分配方案2：總的維塊數：1維塊 50維塊 1狀態編碼(二進制編碼)分配方案3：總的維塊數：1維塊 60維塊 0狀態編碼(二進制編碼)狀態編碼(二進制編碼)狀態分配使卡諾圖中的相鄰情況好些的原則：1. 次態相同，現態相鄰2. 同一現態，次態相鄰3. 輸出完全相同，現態相鄰 x現態01AC/0D/0BC/0A/0CB/0D/0DA/1B/1狀態分配3能夠最多滿足分配原則：原則1: (A, B) (A, C) 相鄰原則2: (A, B) (A, C) (B, D) (C, D) 相鄰原則3: (A, B,

37、C) 相鄰狀態編碼n “一對一法”編碼n 減少設計時間n 實現狀態的觸發器數目多n 可以直接由ASM獲得例如：已知某個時序機的狀態圖和狀態表狀態編碼(一對一法)將原狀態圖和狀態表改造成文字表示的狀態圖和狀態表：狀態編碼(一對一法)根據“一對一法”狀態編碼分配得到狀態圖和狀態表：狀態編碼(一對一法)“一對一法”實現的四狀態時序機邏輯圖非完全確定同步時序電路設計 n 非完全確定的概念完全確定電路: 電路的狀態圖和狀態表中所有次態和輸出 都是確定的。非完全確定電路: 電路的狀態圖和狀態表包含著非確定的次態 或輸出。例如：“1111”序列檢測器安裝在某一爆炸裝置上，作為引爆控制。 裝置不引爆時，輸入總

38、是0；裝置引爆時，則一定連續輸入 四個“1”，其間肯定不再輸入0。A0/0BCD1/01/01/01/1/1非完全確定狀態機的化簡1010非完全確定狀態機的化簡非完全確定狀態機的化簡非完全確定狀態機的化簡n 相容狀態和相容類相容狀態定義：初始si 和 sj所有允許輸入序列確定輸出都相同判斷si和sj相容的次態相容情況：1. 次態相同、交錯或循環(等價一定相容)。2. 次態或輸出有一方確定、一方不確定或者都不確定時。狀態相容是一種相容關系當且僅當是自反、對稱的。沒有傳遞性。 x現態01AA/0D/BA/0D/0CA/0D/1DA/0C/1AB相容，AC相容，但BC不相容相容狀態和相容類相容類：若干個狀態構成一類，其中所有狀態之間都 分別是兩兩相容。利用狀態合并圖找相容類，即合并圖的所有完全子圖(完全圖n個結點中的每一個結點都鄰接于其它n-1個結點)例如： x現態01AA/0D/BA/0D/0CA/0D/1DA/0C/1ABDC相容類: (AB) (ACD)(ABCD) (DEF)不包含在其它相容類之中的相容類稱為最大相容類。ABDCFE相容狀態化簡步驟：1. 利用隱含表找出相容對2. 利用合并圖找出最大相容類3. 作出最小化狀態表例如：化簡下圖所示的原始