1、實驗一門電路邏輯功能及測試一、實驗目的1、熟悉門電路邏輯功能。2、熟悉數字電路實驗箱及示波器使用方法。二、實驗儀器1、示波器；2、實驗用元器件：74LS00二輸入端四與非門 2片74LS20四輸入端雙與非門1片74LS86二輸入端四異或門1片74LS04六反相器1片三、實驗內容及結果分析1、測試門電路邏輯功能 選用雙四輸入與非門74LS20 一只，插入面包板（注VCC意集成電路應擺正放平），按圖 1.1接線，輸入端接Q1S1S4（實驗箱左下角的邏輯電平開關的輸出插口 ），輸 o2出端接實驗箱上方的LED電平指示二極管輸入插口 D14D8中的任意一個。 將邏輯電平開關按表1.1狀態轉換，測出輸出

2、邏輯7狀態值及電壓值填表。實驗電路如右圖所示：-匚1一曲：.旨寸|實驗結果：表1.1輸 入輸出1234Y電壓（V111100011114.141001114.140000114.139000014.140結果分析:各引腳電平輸出Va/VVb/VVc/VVd/V電壓(V)5.0045.0035.0035.003005.0035.0035.0034.141005.0025.0024.1400005.0024.13900004.14074LS20是雙四輸入與非門，其邏輯表達式為：Y=ABCD。設置如表1.1的輸入，所得結果如表1.1所示。通過此電路，測試了與非門電路的邏輯功能為：只有當四個全為 不為

3、1,輸出為1。2、邏輯電路的邏輯關系1時，輸出為0；只要有一個 用74LS00雙輸入四與非門電路，按圖1.3 中。 寫出兩個電路的邏輯表達式。圖1.2的邏輯表達式：Y= (A沔(A+E$圖1.3的邏輯表達式：1.2、圖1.3接線，將輸入輸出邏輯關系分別填入表Z=AB Y= (A+B ) (A+B輸入輸出ABY電壓/V0000.1840113.8041013.7841100.181實驗電路如圖所示： 實驗結果如下表所示：表1.2結果分析：了邏輯電路的邏輯關系。輸入輸出ABY丫電壓/VZZ電壓/V0000.17600.1530112.57700.1541013.57200.1541100.3901

4、4.161表1.3經分析，上述兩電路圖的邏輯表達式如上所示。按表格1.2、1.3輸入信號，得到如上圖所示的結果，驗證3、利用與非門控制輸出用一片74LS00按圖1.4接線。S分別接高、低電平開關，用示波器觀察S對輸出脈沖的控制作用。電路圖如圖1.4所示。結果如下：結果分析：根據電路圖，可得邏輯表達式為：Y=SA ,其功能為，當S=1時，輸出與輸入反向，當 S=0B寸，輸出始終為高電平。可以通過該與非門控制輸出結果。4、用與非門組成其它門電路并測試驗證組成或非門：用一片二輸入端四與非門組成或非門Y = A + B ,畫出電路圖，測試并填表 1.4。實驗電路如下圖所示：4所示實驗結果分析：對照表1

5、.4的實驗結果可知，用與非門組成其他電路，滿足邏輯電路的邏輯表達式的結果。組成異或門：將異或門表達式轉化為與非門表達式；畫出邏輯電路圖；測試并填表1.5。實驗電路圖如下所示：AB5L實驗結果如圖表1.5所示:表1.5表1.4輯表達式的結果。5、異或門邏輯功能測試 選二輸入四異或門電路 74LS86,按圖1.5接線，輸入端1、2、4、5接電平開關輸出插口，輸出端A B、Y接電平顯示發光二極管。 將電平開關按表1.6的狀態轉換，將結果填入表中。實驗電路圖如下：實驗結果如表格所示：實驗結果分析：分析實驗結果可知：異或門的邏輯功能為當兩個輸入信號相同時，輸出為0,當兩個軸入彳口勺，不1司時,軸出為輸入

6、輸出1。四.小結：試驗中的問題：在做該實驗時 ，第二步實驗一一邏輯電路的邏輯關系，其邏輯電路圖中沒1245ABYY (V)00000000. 31510001014.1651100000016411110000167有畫出接入電源，故我們以為不用接電源就可以，但是做了半天也沒有做出來。這個是個常識問題，有源器件使用時，都要接入電源。另外在第四部分，要求自己畫出邏輯電路圖，我們畫的電路圖上看去是正確的，但是也是怎么都得不到正確的結果。詢問老師后，才知道引腳都是成組發揮功能的。實驗的結果與理論分析結果比較：如果不考慮誤差的存在，本次試驗的結果與理

7、論分析結果一致。實驗任務完成情況：第一次試驗，我們做了一上午，因為一些基礎知識不是很清楚，加上準備工作也沒有做的非常好，所以這次做的很慢。但是我們保證質量的完成了此次試驗。思考題：怎樣判斷門電路邏輯功能是否正常？答：門電路功能正常與否的判斷：（1）按照門電路功能，根據輸入和輸出，列出真值表。按真值表輸入電平，查看它的輸出是否符合真值表。（3）所有真值表輸入狀態時，它的輸出都是符合真值表，則門電路功能正常；否則門電路功能不正常。 與非門一個輸入接連續脈沖，其余端什么狀態允許脈沖通過？什么狀態時禁止脈沖通 過？對脈沖信號有何要求？答：與非門接高電平則其他信號可以通過，接低電平則輸出恒為0,與非門的真值表是 有0出1,全1出0”。所以一個輸入接時鐘，就是用時鐘控制與非門，當時鐘脈沖為高電平 時，允許信號通過，為低電平時關閉與非門。異或門又稱