1、3 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路3.2 TTL邏輯門電路邏輯門電路3.5 邏輯描述中的幾個問題邏輯描述中的幾個問題3.6 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題3.1 MOS邏輯門邏輯門3.1.1 數字集成電路簡介數字集成電路簡介3.1.2 邏輯門的一般特性邏輯門的一般特性3.1.3 MOS開關開關及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門電路邏輯門電路3.1.6 CMOS漏極開路門和三態輸出漏極開路門和三態輸出門電路門電路3.1.7 CMOS傳輸門傳輸門3.1.8 CMOS邏輯門電路的技術參數邏輯門電路的

2、技術參數1 . 邏輯門邏輯門: :實現基本邏輯運算和復合邏輯運算的單元電路。實現基本邏輯運算和復合邏輯運算的單元電路。2. 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門3.1.1 數字集成電路簡介數字集成電路簡介 (了解了解)1.CMOS集成電路集成電路: :廣泛應用于超大規模、甚大規模集成電路廣泛應用于超大規模、甚大規模集成電路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼

3、容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負載能力強負載能力強抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負載能力強負載能力強抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負載能力強負載能力強抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應用于中、大規模集成電路廣泛應用于中、大規模集成電路3.1.1 數字集成電路簡介數字集成電路簡介 (了解了解)1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電

4、平 vO vI 驅動門驅動門G1 負載門負載門G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIH(min)輸出低電平的上限值輸出低電平的上限值 VOL(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI 實驗演示實驗演示3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念

5、)VNH 當前級門輸出高電平的最小當前級門輸出高電平的最小值時值時允許負向噪聲電壓的最大值允許負向噪聲電壓的最大值。負載門輸入高電平時的噪聲容限：負載門輸入高電平時的噪聲容限：VNL 當前級門輸出低電平的最大當前級門輸出低電平的最大值時值時允許正向噪聲電壓的最大值。允許正向噪聲電壓的最大值。負載門輸入低電平時的噪聲容限負載門輸入低電平時的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力。示門電路

6、的抗干擾能力。 1 驅動門驅動門 vo 1 負載門負載門 vI 噪聲噪聲 3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念)類型類型參數參數74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時間傳輸延遲時間傳輸延遲時間是表征門電路開關速度傳輸延遲時間是表征門電路開關速度的參數，它說明門電路在輸入脈沖波的參數，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入形的作用下，其輸出波形相對于輸入波形延遲了多長的時間波形延遲了多長的時間。CMOS電路傳輸延遲時間電路傳輸延遲時

7、間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念)4. 4. 功耗功耗靜態功耗：靜態功耗：指的是當電路沒有狀態轉換時的功耗，即門電路空載指的是當電路沒有狀態轉換時的功耗，即門電路空載時電源總電流時電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。5. 5. 延時延時 功耗積功耗積是速度功耗綜合性的指標是速度功耗綜合性的指標. .延時延時 功耗積功耗積，用符號，用符號DP表示表示扇入數：取決于邏輯門的輸入端的個數。扇入數：取決于邏輯門的輸入端的個數。

8、6. 6. 扇入與扇出數扇入與扇出數動態功耗動態功耗：指的是電路在輸出狀態轉換時的功耗。：指的是電路在輸出狀態轉換時的功耗。對于對于TTL門電路來說，靜態功耗是主要的。門電路來說，靜態功耗是主要的。CMOS電路的靜態功耗非常低，電路的靜態功耗非常低，CMOS門電路有動態功耗門電路有動態功耗3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念)扇出數：是指其在正常工作情況下，所能帶同類門電路的最大數目扇出數：是指其在正常工作情況下，所能帶同類門電路的最大數目（a)帶拉電流負載帶拉電流負載 當負載門的個數增加時，總的拉電流將增加，會引起輸出高當負載門的個數增加時，總的拉電流將增加

9、，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載門的個數。門的個數。 高電平高電平扇出數扇出數:IOH : :驅動門的輸出端為高電平電流驅動門的輸出端為高電平電流IIH : :負載門的輸入電流負載門的輸入電流。)()(IHOHOH負載門驅動門IIN3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念)(b)帶灌電流負載帶灌電流負載 當負載門的個數增加時，總的灌電流當負載門的個數增加時，總的灌電流IOL將增加，同時也將將增加，同時也將引起輸出低電壓引起輸出低電壓VOL的升高。當輸出為低電平，并且保證不

10、超的升高。當輸出為低電平，并且保證不超過輸出低電平的上限值。過輸出低電平的上限值。IOL ：驅動門的輸出端為低電平電流：驅動門的輸出端為低電平電流IIL ：負載門輸入端電流：負載門輸入端電流NIIOLOLIL()()驅動門負載門扇出系數：min(NOL,NOH)3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念)電路類型電路類型電源電電源電壓壓/V傳輸延傳輸延遲時間遲時間/ns靜態功耗靜態功耗/mW功耗延遲積功耗延遲積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/VVNH/VTTLCT54/7451015150CT54LS/74L

11、S57.52HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各類數字集成電路主要性能參數的比較各類數字集成電路主要性能參數的比較3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性(重要概念重要概念)：MOS管工作在可變電阻區，輸出低電平管工作在可變電阻區，輸出低電平: : M

12、OS管截止，管截止， 輸出高電平輸出高電平當當I VT實驗演示實驗演示DGSDGS3.1.3 COMS開關及其等效電路開關及其等效電路MOS管相當于一個由管相當于一個由vGS控制的無觸點開關。控制的無觸點開關。MOS管工作在可變電阻區，管工作在可變電阻區，相當于開關相當于開關“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當于開關相當于開關“斷開斷開”輸出為低電平。輸出為低電平。當輸入為低電平時：當輸入為低電平時：當輸入為高電平時：當輸入為高電平時：3.1.3 COMS開關及其等效電路開關及其等效電路VDD TP TN vOvI NPDDTT(|)VVV1.1.工作原理工作原

13、理3.1.4 COMS反相器反相器TP，TN參數對稱，輸入高電平和低參數對稱，輸入高電平和低電平時，總是一個導通，一個截止，即電平時，總是一個導通，一個截止，即處于互補狀態，所以把這種電路結構稱處于互補狀態，所以把這種電路結構稱為互補對稱結構。為互補對稱結構。 CMOS反相器是由反相器是由NMOS管管TN和和PMOS管管TP組成的互補式電路采用單一組成的互補式電路采用單一正電源供電，正電源供電，TP和和TN的柵極的柵極G并聯為反并聯為反相器的輸入端，漏極相器的輸入端，漏極D并聯作為反相器并聯作為反相器的輸出端。工作時，的輸出端。工作時，TP的源極接電源正的源極接電源正極，極，TN的源極接地。的

14、源極接地。+VDD+10VD1S1vIvOTNTPD2S23.1.4 COMS反相器反相器VDD TP TN vOvI CMOS反相器是由反相器是由NMOS管管TN和和PMOS管管TP組成的互補式電組成的互補式電路采用單一正電源供電路采用單一正電源供電.NPTT:GSNGSPVVNMOSVVPMOS管導通管導通1.1.工作原理工作原理VDD TP TN vOvI VDD 0VUGSN =0 VTNTN管截止；管截止；|UGSP|=VDDVTP TP管導通。管導通。OHDDOFFDDONOFFVVRVRR 電路中電流近似為零（忽略電路中電流近似為零（忽略TN的截止漏電流）的截止漏電流）,VDD主

15、要降落在主要降落在TN上，輸出為高電平上，輸出為高電平VOH。功耗極低。功耗極低。當當vI=0=vIL時時 vO=VDD=VOH3.1.4 COMS反相器反相器1.1.工作原理工作原理VDD TP TN vOvI 0當當vI=0=vIL時時 VDDvO=VDD=VOHUGSN = VDD VTNTN管導通；管導通；|UGSP|=0 VTP TP管截止。管截止。OL0DDONONOFFVVRRR 電路中電流近似為零（忽略電路中電流近似為零（忽略TP的截止漏電流）的截止漏電流）,VDD主要降落在主要降落在TP上，輸出為低電平上，輸出為低電平VOL。功耗極低。功耗極低。當當vI=1=VIH時時 vO

16、=VDD=VOHOIVV3.1.4 COMS反相器反相器實驗演示實驗演示2.2.傳輸特性傳輸特性V DD T P + VSGP v O v I + T N i D VGSNCMOS反相器的傳輸特性反相器的傳輸特性 AL1vI(A)0vO(L)1邏輯真值表邏輯真值表103.1.4 COMS反相器反相器3.3.工作速度工作速度0VDD0VDDVDD TP TN vOvI CLVDD TP TN vOvI CLCOMS反相器的充放電時間常數較小，平均傳輸延遲約為10nS 在電容負載情況下，它的開通時間與關閉時間是相等的，在電容負載情況下，它的開通時間與關閉時間是相等的，電路具有互補對稱的性質。電路具

17、有互補對稱的性質。 3.1.4 COMS反相器反相器 （a）當）當A=B=，TP1TP2導導通通,TN1TN2截止截止,輸出高電平輸出高電平1.LAB （b）當）當A=B=1 ，TP1TP2截截止止,TN1TN2導通導通,輸出低電平輸出低電平0. （c）當）當A=1，B=0 ，TP1TN2截截止止,TP2TN1導通導通,輸出高電平輸出高電平1.1.1.與非門電路與非門電路3.1.5 COMS邏輯門電路邏輯門電路vA+VDD+10VTP1TN1TP2TN2ABLvBvL1.1.與非門電路與非門電路3.1.5 COMS邏輯門電路邏輯門電路vA+VDD+10VTP1TN1TP2TN2ABLvBvLA

18、B&N輸入的與非門的電路結構輸入的與非門的電路結構?輸入端增加有什么問題輸入端增加有什么問題?實驗演示實驗演示LAB+LA B2.2.或非門電路或非門電路3.1.5 COMS邏輯門電路邏輯門電路+VDD+10VTP1TN1TN2TP2ABL（a）當）當A=B=，TP1TP2導導通通,TN1TN2截止截止,輸出高電平輸出高電平1.（b）當）當A=B=1 ，TP1TP2截截止止,TN1TN2導通導通,輸出低電平輸出低電平0.（c）當）當A=1，B=0，TP1TN2截截止止,TP2TN1導通導通,輸出低電平輸出低電平0.+LA B2.2.或非門電路或非門電路3.1.5 COMS邏輯門電路邏輯門電路+

19、VDD+10VTP1TN1TN2TP2ABLN輸入的或非門的電路結構輸入的或非門的電路結構?輸入端增加有什么問題輸入端增加有什么問題?AB1實驗演示實驗演示3.3.異或門電路異或門電路3.1.5 COMS邏輯門電路邏輯門電路LABXAB（a）當）當A=B=,X=1,TN5導通導通,L=0。TN4,TN3截止截止,TP3,TP4導通導通,TP5截截止止.（b）當）當A=B=1,X=0,TN4導通導通TN3導通導通,L=0。TP3,TP4截止截止,TN5截止截止.（c）當）當A=0,B=1,X=0,TN4導通導通,TP3截止截止,TN3截止截止;TP5導通導通L=1,TN5截截止止.異或門：不同出

20、異或門：不同出1，相同出，相同出0 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護護緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統一參數，使不同內部邏輯集成邏輯門采用緩沖電路能統一參數，使不同內部邏輯集成邏輯門電路具有相同的輸入和輸出特性。電路具有相同的輸入和輸出特性。4.4.輸入輸出保護電路和緩沖電路輸入輸出保護電路和緩沖電路3.1.5 COMS邏輯門電路邏輯門電路BABAL 輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發生了變化。增加了緩沖器后的邏輯功能為與非功能功能

21、也發生了變化。增加了緩沖器后的邏輯功能為與非功能4.4.輸入輸出保護電路和緩沖電路輸入輸出保護電路和緩沖電路3.1.5 COMS邏輯門電路邏輯門電路（1）CMOS漏極開路門的結構及符號漏極開路門的結構及符號輸出短接，在一定情況下會產輸出短接，在一定情況下會產生低阻通路，大電流有可能導生低阻通路，大電流有可能導致器件的損毀，并且無法確定致器件的損毀，并且無法確定輸出是高電平還是低電平。輸出是高電平還是低電平。 3.1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三態輸出門電路 +VDDT N1T N2AB+VDDAB01實驗演示實驗演示1.COMS1.COMS漏極開路門電路漏極

22、開路門電路C D Rp VDD L A B & & (c) (c) 可以實現線與功能可以實現線與功能; ;CDABLCDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路(b)(b)與非邏輯不變與非邏輯不變Rp VDD L A B 漏極開路門輸出連接漏極開路門輸出連接(a)(a)工作時必須外接電源和電阻工作時必須外接電源和電阻; ; 邏輯符號邏輯符號ABL& 實驗演示實驗演示實驗演示實驗演示3.1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三態輸出門電路1.COMS1.COMS漏極開路門漏極開路門（1）CMOS漏極開路門的結構及符號漏極開路門的結構及符號

23、Rp VDD L A B C D Rp的值愈小，負載電容的充電時間的值愈小，負載電容的充電時間常數亦愈小，因而開關速度愈快常數亦愈小，因而開關速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過允且可能使輸出電流超過允許的最大值許的最大值IOL(max） 。電路帶電容負載電路帶電容負載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過允許的最大值過允許的最大值IOL(max）、）、功耗小功耗小。但負載電容的充電時間常數亦愈大，但負載電容的充電時間常數亦愈大，開關速度因而愈慢開關速度因而愈慢。3.1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三

24、態輸出門電路1.COMS1.COMS漏極開路門漏極開路門（2）上拉電阻對）上拉電阻對OD門動態性能的影響門動態性能的影響最不利的情況：最不利的情況：只有一個只有一個 OD門導通，門導通，110為保證低電平輸出為保證低電平輸出OD門的門的輸輸出電流不能超過允許的最大值出電流不能超過允許的最大值 IOL(max)且且VO=VOL(max） ，Rp不不能太小能太小。當當VO=VOL(DDOL(max)p(min)OL max)IL(total)VVRII IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n&m&kIIL（total)IOL（max)3.

25、1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三態輸出門電路1.COMS1.COMS漏極開路門漏極開路門（3）上拉電阻的計算）上拉電阻的計算(了解了解)+V DDRP&n&m&111IIH（total)IOZ（total)為使得高電平不低于規定的為使得高電平不低于規定的VOH的最小值，則的最小值，則Rp的選擇不能過大。的選擇不能過大。Rp的最大值的最大值Rp(max) ：DDOH (min)p(max )OZ(total)IH(total)VVRII 當當VO=VOH3.1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三態輸出門電路1.COMS1.COMS

26、漏極開路門漏極開路門（3）上拉電阻的計算）上拉電阻的計算(了解了解)1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導通導通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導通導通010截止截止截止截止X1邏輯功能：高電平有效的同相邏輯門邏輯功能：高電平有效的同相邏輯門0 1實驗演示實驗演示3.1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三態輸出門電路2.2.三態輸出門電路三態輸出門電路( (重點重點) )1BUS21EN1D2D2ENENEN=0100111DZ1D1D傳遞至數據總線傳遞至數據總線2D傳遞

27、至數據總線傳遞至數據總線三態門應用舉例三態門應用舉例3.1.6 CMOS漏極開路（漏極開路（OD）門和三態輸出門電路）門和三態輸出門電路2.2.三態輸出門電路三態輸出門電路( (重點重點) )TP vI /vO TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號邏輯符號I / Oo/IC等效電路等效電路3.1.7 CMOS傳輸門傳輸門(了解了解)當當C =5V,5CV 5VVI5V，DS均導通，模擬開關閉合均導通，模擬開關閉合TN和和 TP的的G極作控制端極作控制端, 由互補信號由互補信號C和和 控制控制 TN和和TP結構對稱，結構對稱，S極

28、和極和D極可互換極可互換GGCTP：UGS 2V, 導通導通5V-5V 若若5VVI3V： 管管TN： UGS=5-Vi2V , TN的的DS導通導通 若若3VVI5V： 管管TP： UGS=5Vi2V , TP的的DS導通導通 3.1.7 CMOS傳輸門傳輸門(了解了解)當當C =5V,5CV5VVI5V，DS均截止，模擬開關斷開均截止，模擬開關斷開TN和和 TP的的G極作控制端極作控制端, 由互補信號由互補信號C和和 控制控制 TN和和TP結構對稱，結構對稱，S極和極和D極可互換極可互換GGCTP：UGS 2V, 導通導通 若若5VVI5V： 管管TN： UGS= 5 Vi 2V , TP

29、的的DS截止截止 -5V5V實驗演示實驗演示3.1.7 CMOS傳輸門傳輸門(了解了解)傳輸門的應用舉例：傳輸門組成的數據選擇器傳輸門的應用舉例：傳輸門組成的數據選擇器C=0：TG1導通導通, TG2斷開斷開 L=XTG2導通導通, TG1斷開斷開 L=YC=1：12作業練習：作業練習：multisim實現實現3.1.7 CMOS傳輸門傳輸門(了解了解)CMOS邏輯集成器件發展使它的技術參數從總體上來說已經達邏輯集成器件發展使它的技術參數從總體上來說已經達到或者超過到或者超過TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出數大、器件的功耗低、扇出數大、噪聲容限大、靜態功耗小、動態

30、功耗隨頻率的增加而增加。噪聲容限大、靜態功耗小、動態功耗隨頻率的增加而增加。參數參數系列系列傳輸延遲時間傳輸延遲時間tpd/ns(CL=15pF)功耗功耗/mW延時功耗積延時功耗積 /pJ4000B751 1MHz10574HC101.5 1MHz1574HCT131 1MHz13BiCMOS2.90.00037.50.0008722CMOS門電路各系列的性能比較門電路各系列的性能比較3.1.8 CMOS邏輯門電路的技術參數邏輯門電路的技術參數(了解了解)vivOT2T1+VDDvi為高電平時，為高電平時， vo為低電平為低電平vi為低電平時，為低電平時， vo為高電平為高電平當輸入電壓為高電

31、平時，當輸入電壓為高電平時，T1導通導通當輸入電壓為低電平時，當輸入電壓為低電平時，T1截止截止T2仍導通仍導通T1為工作管，為工作管， T2為負載管為負載管112DSODDDSDSRvVRR 1Vvo VDDVT3-10K100-200K（低電平）（低電平） （高電平）（高電平） OivvNMOSNMOS反相器反相器3.1.9 NMOS邏輯門電路邏輯門電路(了解了解) 當當A、B中有一個為高電平時，中有一個為高電平時，T1、T2有一個導通，輸出有一個導通，輸出0 A、B都為低電平時，都為低電平時，T1、T2均均截止，輸出為截止，輸出為1。 由于由于T1、T2是并聯的，增加輸入端的個數不會引起

32、輸出低電平的變化。這是并聯的，增加輸入端的個數不會引起輸出低電平的變化。這給制造多輸入端的或非門帶來方便。故給制造多輸入端的或非門帶來方便。故NMOS門電路是以或非門為基礎的。門電路是以或非門為基礎的。 L+VDDBT3T2AT1T1 T2為工作管，為工作管， T3為負載管為負載管BYT3T2+VDDAT1Y= ?3.1.9 NMOS邏輯門電路邏輯門電路(了解了解)BALABY 3.2 TTL邏輯門（了解）邏輯門（了解）3.2.1 BJT的開關特性的開關特性3.2.2 基本基本BJT反相器的動態特性反相器的動態特性3.2.3 TTL反相器的基本電路反相器的基本電路3.2.4 TTL邏輯門電路邏

33、輯門電路3.2.5 集電極開路門和三態集電極開路門和三態門電路門電路iB 0，iC 0，vOVCEVCC，c、e極之間近似于開路。極之間近似于開路。vI=0V時時:iB 0，iC 0，vOVCE0.2V，c、e極之間近似于短路。極之間近似于短路。vI=5V時時:3.2.1 BJT的開關特性的開關特性 (了解了解)1.BJT1.BJT的開關特性的開關特性從截止到導通從截止到導通開通時間開通時間ton(=td+tr)從導通到截止從導通到截止關閉時間關閉時間toff(= ts+tf)BJT飽和與截止兩種狀態的相飽和與截止兩種狀態的相互轉換需要一定的時間才能完成。互轉換需要一定的時間才能完成。3.2.

34、1 BJT的開關特性的開關特性 (了解了解)2.BJT2.BJT的開關時間的開關時間CL的充、放電過程均需經歷一定的充、放電過程均需經歷一定的時間，必然會增加輸出電壓的時間，必然會增加輸出電壓 O波波形的上升時間和下降時間，導致基形的上升時間和下降時間，導致基本的本的BJT反相器的開關速度不高。反相器的開關速度不高。若帶電容負載：若帶電容負載：故需設計有較快開關速度的實用型故需設計有較快開關速度的實用型TTL門電路。門電路。 3.2.2 基本基本BJT反相器的動態性能反相器的動態性能 (了解了解)輸出級輸出級T3、D、T4和和Rc4構構成推拉式的輸出級。成推拉式的輸出級。用于提高開關速度用于提

35、高開關速度和帶負載能力。和帶負載能力。中間級中間級T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集電結和發射的集電結和發射極同時輸出兩個相極同時輸出兩個相位相反的信號，作位相反的信號，作為為T T3 3和和T T4 4輸出級的輸出級的驅動信號；驅動信號； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負載 Re2 1K W VCC(5V) 輸入級輸入級 中間級中間級輸出級輸出級 輸入級輸入級T1和電阻和電阻Rb1組成。用于提組成。用于提高電路的開關速度高電路的開關速度3.2.3 TTL反相器的基本電路反相器的基本電路(了解了解

36、)1.1.電路組成及工作原理電路組成及工作原理（1）當輸入為高電平）當輸入為高電平 （ I = 3.6V） 4k 1.6k 130 T 4 D T2 T 1 + v I T3 + v O 負載 Re2 1KVCC (5V) Rc4 Rc2 Rb1 1(3.6V)4.3V2.1V (鉗位)T1發射結集發射結集電結倒置的電結倒置的放大狀態放大狀態T2 T3飽和導通飽和導通 0.2VI 高電平(3.6V)T1倒置放大T2飽和T3飽和T4截止D截止O低電平(0.2V) 0.7V 0.9V輸出為低電平輸出為低電平3.2.3 TTL反相器的基本電路反相器的基本電路(了解了解)1.1.電路組成及工作原理電路

37、組成及工作原理（2）當輸入為低電平）當輸入為低電平 （ I = 0.2V） 4k 1.6k 130 T 4 D T2 T 1 + v I T3 + v O 負載 Re2 1KVCC (5V) Rc4 Rc2 Rb1 0(0.2V)0.9VT2 T3截止截止I 低電平(0.2V)T1飽和T2截止T3截止T4放大D導通O低電平(0.2V)T1飽和導通飽和導通3.6V O=VCCRC2IBT4VTVD 50.70.7 =3.6V輸出為高電平輸出為高電平3.2.3 TTL反相器的基本電路反相器的基本電路(了解了解)1.1.電路組成及工作原理電路組成及工作原理輸入輸入A輸出輸出L0110邏輯真值表邏輯真

38、值表 邏輯表達式邏輯表達式 L = A 飽和飽和截止截止T4低電平低電平截止截止截止截止飽和飽和倒置工作倒置工作高電平高電平高電平高電平導通導通導通導通截止截止飽和飽和低電平低電平輸出輸出D4T3T2T1輸入輸入3.2.3 TTL反相器的基本電路反相器的基本電路(了解了解)1.1.電路組成及工作原理電路組成及工作原理實驗演示實驗演示 T1e e bc eeb cA& BALB3.2.4 TTL邏輯門電路邏輯門電路(了解了解)1.TTL1.TTL與非門電路與非門電路 任一輸入端為低電平時任一輸入端為低電平時0:0:TTL與非門各級工作狀態與非門各級工作狀態 IT1T2T4T5 O輸入全為高電輸入

39、全為高電平平 (3.6V)倒置使用的放大倒置使用的放大狀態狀態飽和飽和截止截止飽和飽和低電平低電平（0.2V）輸入有低電平輸入有低電平 (0.2V)深飽和深飽和截止截止放大放大截止截止高電平高電平（3.6V）當全部輸入端為高電平時當全部輸入端為高電平時1 1： 輸出低電平輸出低電平0 0 輸出高電平輸出高電平 實驗演示實驗演示3.2.4 TTL邏輯門電路邏輯門電路(了解了解)1.TTL1.TTL與非門電路與非門電路若若A、B中有一個為高電平中有一個為高電平1:若若A、B均為低電平均為低電平0:T2A和和T2B均將截止，均將截止，T3截止。截止。 T4和和D飽和，飽和，輸出為高電平輸出為高電平1

40、。T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平輸出為低電平0。BAL 邏輯表達式邏輯表達式實驗演示實驗演示3.2.4 TTL邏輯門電路邏輯門電路(了解了解)2.TTL2.TTL或非門電路或非門電路vOHvOL VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 3.2.5 集電極開路門和三態門電路集電極開路門和三態門電路(了解了解)1.1.集電極開路門電路集電極開路門電路L = A

41、 BOC門輸出端連接實現線與門輸出端連接實現線與VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 實驗演示實驗演示實驗演示實驗演示3.2.5 集電極開路門和三態門電路集電極開路門和三態門電路(了解了解)1.1.集電極開路門電路集電極開路門電路當當EN=1= 3.6V時時EN數據輸入端數據輸入端輸出端輸出端LAB10010111011103.2.5 集電極開路門和三態門電路集電極開路門和三態門電路(了解了解)2.2.三態輸出門電路三態輸出門電路當當EN=0=

42、 0.2V時時EN數據輸入端數據輸入端輸出端輸出端L LAB10010111011100高阻高阻高電平高電平使能使能高阻狀態高阻狀態與非邏輯與非邏輯 ZL ABLCS = 0_CS =1邏輯符號邏輯符號ABEN & L EN作業練習：作業練習：multisim實現實現3.2.5 集電極開路門和三態門電路集電極開路門和三態門電路(了解了解)2.2.三態輸出門電路三態輸出門電路3.5.1 正負邏輯問題正負邏輯問題3.6 邏輯描述中的幾個問題邏輯描述中的幾個問題（理解）（理解）3.5.2 基本邏輯門的等效符號及其應用基本邏輯門的等效符號及其應用A BLL LHL HHH LHH HLA BL0 01

43、0 111 011 10A BL1 101 000 100 01邏輯電平表示邏輯電平表示負邏輯表示負邏輯表示正邏輯正邏輯VOH ：1VOL ：0負邏輯負邏輯VOL ：1VOH ：0正邏輯表示正邏輯表示LABLAB與與或或非非非非與非與非或非或非2.2.正負邏輯的等效變換正負邏輯的等效變換3.5.2 正負邏輯問題正負邏輯問題1.1.正負邏輯的規定正負邏輯的規定3.5.2 正負邏輯門電路的等效符號及其應用正負邏輯門電路的等效符號及其應用1.1.基本邏輯門電路的等效符號基本邏輯門電路的等效符號LABABAB&AB111AB1BABAL B A LAB 1 BAL & B A 3.5.2 正負邏輯門電

44、路的等效符號及其應用正負邏輯門電路的等效符號及其應用 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL & B A L 1 & D C & B A L 1 & D C & B A L & & D C 利用邏輯門等效符號，可實現對邏輯電路進行變換，利用邏輯門等效符號，可實現對邏輯電路進行變換，在不改變邏輯電路功能的前提下簡化電路，能減少實現電路在不改變邏輯電路功能的前提下簡化電路，能減少實現電路的門的種類或芯片的種類的門的種類或芯片的種類 & 3.5.2 正負邏輯門電路的等效符號及其應用正負邏輯門電路的等效符號及其應用2. 2.

45、 邏輯門等效符號的應用邏輯門等效符號的應用 RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路控制電路3.5.2 正負邏輯門電路的等效符號及其應用正負邏輯門電路的等效符號及其應用3.3.邏輯門等效符號強調低電平有效邏輯門等效符號強調低電平有效 RE & L G2 AL & AL G2 L RE & AL G2 L RE 如如RE、AL都要求高電平有效，都要求高電平有效，EN高電平有效高電平有效如如RE、AL都要求低電平有效，都要求低電平有效，EN高電平有效高電平有效如如RE、AL都要求高電平有

46、效，都要求高電平有效，EN低電平有效低電平有效3.5.2 正負邏輯門電路的等效符號及其應用正負邏輯門電路的等效符號及其應用3.3.邏輯門等效符號強調低電平有效邏輯門等效符號強調低電平有效3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題3.6 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題（了解）（了解）3.6.2 門電路帶負載時的接口問題門電路帶負載時的接口問題3.6.3 抗干擾措施抗干擾措施3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題 在數字電路或系統設計中，往往由于工作速度或功耗指標的要在數字電路或系統設計中，往往由于工作速度或功耗指標的要求，需要

47、采用多種邏輯器件混和使用。如求，需要采用多種邏輯器件混和使用。如TTL和和CMOS混和使用。混和使用。 由于每種器件的電壓和電流參數各不相同，因而需要采用接口由于每種器件的電壓和電流參數各不相同，因而需要采用接口電路進行匹配，一般需要考慮下面三個條件：電路進行匹配，一般需要考慮下面三個條件：1.1.驅動器件必須能滿足負載器件的灌電流要求。驅動器件必須能滿足負載器件的灌電流要求。2.2.驅動器件必須對負載器件提供足夠的拉電流。驅動器件必須對負載器件提供足夠的拉電流。3.3.驅動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍。驅動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍。 條件條件1 1、2 2屬于扇出系數問題，條件屬于扇出系數問題，條件3 3屬于兼容性問題屬于兼容性問題 在某些設計中，如噪聲容限、輸入輸出電容、開關速度等參數在某些設計中，如噪聲容限、輸入輸出電容、開關速度等參數也必