




版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、實驗一 基于QUARTUSII圖形輸入電路的設計一、 實驗目的1、 通過一個簡單的38譯碼器的設計,掌握組合邏輯電路的設計方法。2、 初步了解QUARTUSII原理圖輸入設計的全過程。3、 掌握組合邏輯電路的靜態測試方法。二、 實驗原理3-8譯碼器三輸入,八輸出。當輸入信號按二進制方式的表示值為N時,輸出端標號為N的輸出端輸出高電平表示有信號產生,而其它則為低電平表示無信號產生。因為三個輸入端能產生的組合狀態有八種,所以輸出端在每種組合中僅有一位為高電平的情況下,能表示所有的輸入組合。其真值表如表1-1所示輸入輸出ABCD7D6D5D4D3D2D1D0000000000010010000001
2、001000000100011000010001000001000010100100000110100000011110000000表1-1 三-八譯碼器真值表譯碼器不需要像編碼器那樣用一個輸出端指示輸出是否有效。但可以在輸入中加入一個輸出使能端,用來指示是否將當前的輸入進行有效的譯碼,當使能端指示輸入信號無效或不用對當前信號進行譯碼時,輸出端全為高電平,表示無任何信號。本例設計中沒有考慮使能輸入端,自己設計時可以考慮加入使能輸入端時,程序如何設計。三、 實驗內容 在本實驗中,用三個撥動開關來表示三八譯碼器的三個輸入(A、B、C);用八個LED來表示三八譯碼器的八個輸出(D0-D7)。通過輸入
3、不同的值來觀察輸入的結果與三八譯碼器的真值表(表1-1)是否一致。實驗箱中的撥動開關與FPGA的接口電路如下圖1-1所示,當開關閉合(撥動開關的檔位在下方)時其輸出為低電平,反之輸出高電平。其電路與FPGA的管腳連接如表1-2所示撥動開關的輸出對應FPGA管腳名稱圖1-1 撥動開關與FPGA接口電路信號名稱對應FPGA管腳名信號說明K1AG12從K1輸出到FPGA的AG12K2AA8從K2輸出到FPGA的AA8K3AA10從K3輸出到FPGA的AA10K4AB8從K4輸出到FPGA的AB8K5AC5從K5輸出到FPGA的AC5K6AE3從K6輸出到FPGA的AE3K7AE4從K7輸出到FPGA
4、的AE4K8U8從K8輸出到FPGA的U5表1-2 撥動開關與FPGA管腳連接表LED燈與FPGA的接口電路如圖1-2所示,當FPGA與其對應的端口為高電平時LED就會發光,反之LED燈滅。其與FPGA對應的管腳連接如表1-3所示。 圖1-2 LED燈與FPGA接口電路信號名稱對應FPGA管腳名說明LED1L5從FPGA的L5至LED1LED2M5從FPGA的M5至LED2LED3T7從FPGA的T7至LED3LED4U7從FPGA的U7至LED4LED5Y4從FPGA的Y4至LED5LED6AB5從FPGA的AB5至LED6LED7AB3從FPGA的AB3至LED7LED8AD4從FPGA的
5、AD42至LED8表1-3 LED燈與FPGA管腳連接表四、 實驗步驟下面將通過這個實驗,向讀者介紹QUARTUSII的項目文件的生成、編譯、管腳分配以及時序仿真等的操作過程。1、建立工程文件1)選擇開始>程序>Altera>QuartusII8.1> QuartusII8.1(32BIT),運行QUARTUSII軟件。或者雙擊桌面上的QUARTUSII的圖標運行QUARTUSII軟件,出現如圖1-3所示,如果是第一次打開QUARTUSII軟件可能會有其它的提示信息,使用者可以根據自己的實際情況進行設定后進入圖1-3所示界面。圖1-3 QUARTUSII軟件運行界面2)
6、選擇軟件中的菜單File>New Project Wizard,新建一個工程。如圖1-4所示。3)點擊圖1-4中的NEXT進入工作目錄,工程名的設定對話框如圖1-5所示。第一個輸入框為工程目錄輸入框,用戶可以輸入如e:/eda等工作路徑來設定工程的目錄,設定好后,所有的生成文件將放入這個工作目錄。第二個輸入框為工程名稱輸入框,第三個輸入框為頂層實體名稱輸入框。用戶可以設定如EXP1,一般情況下工程名稱與實體名稱相同。使用者也可以根據自已的實際情況來設定。圖1-4 新建工程對話框圖1-5 指定工程名稱及工作目錄4)點擊NEXT,進入下一個設定對話框,按默認選項直接點擊NEXT進行器件選擇對
7、話框。如圖1-6所示。這里我們以選用CycloneIII系列芯片EP3C80F780C8為例進行介紹。用戶可以根據使用的不同芯片來進行設定。圖1-6 器件選擇界面首先在對話框的左上方的Family下拉菜單中選取CycloneII,在中間右邊的Speed grade下拉菜單中選取8,在左下方的Available devices框中選取EP3C80F780C8,點擊NEXT完成器件的選取,進入EDA TOOL設定界面如圖1-7所示。圖1-7 EDA TOOL對話框5)按默認選項,點擊NEXT出現新建工程以前所有的設定信息,如圖1-8所示,點擊FINISH完成新建工程的建立。圖1-8 新建工程信息2
8、、建立圖形設計文件1)在創建好設計工程后,選擇File>NEW菜單,出現圖1-9所示的新建設計文件類型選擇窗口。這里我們以建立圖形設計文件為例進行說明,其它設計輸入方法與之基本相同。圖1-9 新建設計文件選擇窗口2)在New對話框(圖1-9)中選擇Device Design Files頁下的Block Diagram/Schematic File,點擊OK按鈕,打開圖形編輯器對話框,如圖1-10所示。圖中標明了常用的每個按鈕的功能。圖1-10 QUARTUSII圖形編輯器對話框QUARTUSII圖形編輯器也稱塊編輯器(Block Editor),用于以原理圖(Schematics)和結構
9、圖(Block Diagrams)的形式輸入和編輯圖形設計信息。QUARTUSII圖形編輯器可以讀取并編譯結構圖設計文件(Block Design File)和MAXPLUSII圖形設計文件(Graphic Design Files),可以在QUARTUSII軟件中打開圖形設計文件并將其另存為結構圖設計文件。在QUARTUSII圖形編輯器窗口(圖1-10)中,根據個人愛好,可以隨時改變Block Editor的顯示選項,如導向線和網格間距、橡皮筋功能、顏色以及基本單元和塊的屬性等。3)在這里以用原理圖輸入設計一個三八譯碼器為例,介紹基本單元符號輸入方法的步驟。在圖1-10所示的圖形編輯器窗口的
10、工件區雙擊鼠標的左鍵,或點擊圖中的符號工具按鈕,或選擇菜單Edit>Insert Symbol,則彈出如圖1-10所示的Symbol對話框。 圖1-10 Symbol對話框 4)用鼠標點擊單元庫前面的“+”號,展開單元庫,用戶可以選擇所需要的圖元或符號,該符號則顯示在右邊的顯示符號窗口,用戶也可以在符號名稱里輸入你所需要的符號名稱,點擊OK按鈕,所選擇的符號將顯示在圖形編輯器的工件工域。5)參考圖1-11所示,將要選擇的器件符號放置在圖形編輯器的工件區域,用正交節點工具將原件邊接起來,然后定義端口的名稱。在這個例子里,定義三個輸入為A、B、C,定義八個輸出為D0、D1、D2、D3、D4、
11、D5、D6、D7。用戶也可以根據自己的習慣來定義這些端口名稱。6)完成圖形編輯的輸入之后,需要保存設計文件或重新命名設計文件。選擇File>Save As項,出現如圖1-12所示對話框,選擇好文件保存目錄,并在文件名欄輸入設計文件名。如需要將設計文件添加到當前工程中,則選擇對話框下面的Add file to current project復選框,單擊保存按鈕即可保存文件。需要注意的是,在整個設計文件保存的過程當中,都需要遵循設計輸入法的一般規則。圖1-11 設計文件的輸入圖1-12 保存設計文件對話框3、對設計文件進行編譯QUARTUSII編譯器窗口包含了對設計文件處理的全過程。在QUA
12、RTUSII軟件中選擇Processing>Compiler Tool菜單項,則出現QUARTUSII的編譯器窗口,如圖1-13所示,圖中標明了全編譯過程各個模塊的功能。圖1-13 QUARTUSII編譯器窗口需要說明的是在進行設計文件的綜合和分析,也可以單獨打開某個分析綜合過程不必進行全編譯界面。當完成上述窗口的設定后,點擊START按鈕進行設計文件的全編譯。如果文件有錯,在軟件的下方則會提示錯誤的原因和位置,以便于使用者進行修改直到設計文件無錯。整個編譯完成,軟件會提示編譯成功,如圖1-14所示。圖1-14 全編譯成功界面 4、管腳分配在前面選擇好一個合適的目標器件(在這個實驗中選擇
13、為EP3C80F780C8),完成設計的分析綜合過程,得到工程的數據文件以后,需要對設計中的輸入、輸出引腳指定到具體的器件管腳號碼,指定管腳號碼稱為管腳分配或管腳鎖定。這里介紹兩種方法進行管腳鎖定。1) 點擊Assignments菜單下面的Assignment Editor,進入到引腳分配窗口。如圖1-15所示。圖1-15 進入引腳分配界面首先將要分配管腳的信號放置在To下方。雙擊To下方的New,如圖1-15所示則會出現如圖1-16所示界面。圖1-16 信號選擇對話框選擇Node Finder進入如圖1-17所示的Node Finder對話框界面。按圖1-17中樣例設置參數。在Filter窗
14、口選擇Pins:all,在Named窗口中輸入“*”,點擊List在Nodes Found窗口出現所有信號的名稱,點擊中間的 按鈕則Selected Nodes窗口下方出現被選擇的端口名稱。雙擊OK按鈕,完成設置。進入管腳分配窗口,如圖1-18所示。圖1-17 Node Finder對話框 圖1-18 管腳分配 在圖1-18中以鎖定端口A的管腳為例,其它端口的管腳鎖定與其基本一致。選擇端口A的對應Assignment Name 待其變為藍色,雙擊之,出現下拉菜單選取如圖1-18所示的Location(Accepts wildcards/groups)選項。選擇端口A的對應Value欄, 待其變
15、為藍色,依照表1-2和表1-3所示的硬件與FPGA的管腳連接表(或附錄),輸入對應的管腳名AG12,按回車鍵,軟件將自動將其改為PIN_AG12,同時藍色選擇條會自動跳轉到Value欄的下一行,這表明軟件已經將輸入端口A分配到FPGA的AG12引腳上,如圖1-19所示。圖1-19 給A端口進行管腳分配用同樣的方法,依照表1-2和表1-3所示的硬件與FPGA的管腳連接表(或附錄),對其它端口進行管腳分配,如圖1-20所示。圖1-20所有引腳全部分配結束后的軟件窗口2)點擊Assignments菜單下面的Pin Planner(也可直接點擊工具欄上的引腳分配按鈕)出現如圖1-21所示的所選目標芯片
16、的管腳分布圖。圖1-21 目標芯片的管腳分布圖與上面的方法相同,依照表1-2和表1-3所示的硬件與FPGA的管腳連接表(或附錄),如端口A對應的管腳為AG12,則雙擊AG12管腳出現如圖1-22所示對話框。圖1-22 管腳分配對話框在圖1-22對話框中的Node Name框中輸入對應的端口名A或者通過下拉菜單選取對應的端口名稱A,點擊OK按鈕,完成對端口A的管腳分配。用相同的方法,依照下表1-4對其它端口進行管腳分配,管腳分配完后,如下圖1-23所示。圖1-23所有引腳全部分配結束后的軟件窗口端口名使用模塊信號對應FPGA管腳說 明A撥動開關K1AG12譯碼器的三位輸入B撥動開關K2AA8C撥
17、動開關K3AA10D0LED燈LED1L5譯碼器的八位輸出D1LED燈LED2M5D2LED燈LED3T7D3LED燈LED4U7D4LED燈LED5Y4D5LED燈LED6AB5D6LED燈LED7AB3D7LED燈LED8AD4表 1-4 端口管腳分配表在圖1-23中,棕色標出的管腳為已被分配鎖定的管腳。值得注意的是,當管腳分配完之后一定要進行再進行一次全編譯,以使分配的管腳有效。5、對設計文件進行仿真1)創建一個仿真波形文件,選擇QUARTUSII軟件File>New,進行新建文件對話框。如圖1-24所示。選取對話框的Verification/Debugging Files標簽頁,
18、從中選取Vector Waveform File,點擊OK按鈕,則打開了一個空的波形編輯器窗口,如圖1-25所示。圖1-24 新建文件對話框 圖1-25 波形編輯器2)設置仿真結束時間,波形編輯器默認的仿真結束時間為1µS,根據仿真需要,可以自由設置仿真的結束時間。選擇QUARTUSII軟件的Edit>End Time命令,彈出線路束時間對話框,在Time框辦輸入仿真結束時間,點擊OK按鈕完成設置。3)加入輸入、輸出端口,在波形編輯器窗口左邊的端口名列表區點擊鼠標右鍵,在彈出的右鍵菜單中選擇Insert>Insert Node or Bus命令,在彈出的Insert No
19、de or Bus對話框如圖1-26所示界面中點擊Node Finder按鈕。圖1-26 Insert Node or Bus對話框在出現的Node Finder界面中,如圖1-27所示,在Filter列表中選擇Pins:all,在Named窗口中輸入“*”,點擊List在Nodes Found窗口出現所有信號的名稱,點擊中間的按鈕則Selected Nodes窗口下方出現被選擇的端口名稱。雙擊OK按鈕,完成設置,回到圖1-26所示的Insert Node or Bus對話框,雙擊OK按鈕,所有的輸入、輸出端口將會在端口名列表區內顯示出來,如圖1-28所示。圖1-27 Node Finder對
20、話框圖1-28 在波形編輯器中加入端口4)編輯輸入端口波形,即指定輸入端口的邏輯電平變化,在如圖1-28所示的波形編輯窗口中,選擇要輸入波形的輸入端口如A端口,在端口名顯示區左邊的波形編輯器工具欄中有要輸入的各種波形,其按鈕說明如圖1-29所示。根據仿真的需要輸入波形。完成后如圖1-30所示。最后選擇軟件的File>Save進行保存。圖1-29 波形編輯器工具欄圖1-30 編輯輸入端口波形5)指定仿真器設置,在仿真過程中有時序仿真和功能仿真之分,在這里介紹功能仿真。在QUARTUSII軟件中選擇Processing>Simulator Tool命令,打開仿真器工具窗口,如圖1-31所示。圖1-31 仿真器工具窗口按圖1-31上的提示,首先產生功能仿真網表文件,點擊產生功能仿真網表的按鈕Generate Functional Simulation Netlist,產生功能仿真網表,然后點擊開始仿真的START按鈕開始進行仿真,直到仿真進度條為100%完成仿真。點擊仿真報告窗口按鈕Report,觀察仿真波形。如圖1-32所示。圖1-32 仿真波形6、從設計文件到目標器件的加載 完成對器件的加載有兩種形式,一種是對目標器件進行加
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
- 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 測繪工程中特殊地形測量對策與優化方案
- 民政系統檔案管理辦法
- 征用法律客體范圍界定研究
- 醫藥耗材流通管理辦法
- 學校安全教育課程:設計與實施
- 高校校園交通安全管理模式創新研究
- 材料采購預算管理辦法
- 體育從業機構管理辦法
- 教科書內容組織與科學設計
- 在線開放課程建設與管理策略
- 監理通知回執單新
- 母嬰保健-助產技術理論考核試題題庫及答案
- 保潔服務考核表(僅供參考)
- dd5e人物卡可填充格式角色卡夜版
- 教師進企業實踐三方協議書
- 施工現場隱患圖片識別合集
- 山西省建設工程計價依據
- 煤礦在用安全設備檢測檢驗制度
- GB/T 24632.2-2009產品幾何技術規范(GPS)圓度第2部分:規范操作集
- GB/T 20428-2006巖石平板
- GB/T 11363-1989釬焊接頭強度試驗方法
評論
0/150
提交評論