1、湖南科技大學考試試題紙（ A 卷）( 2010 -2011 學年第 二 學期 ) 數字電路與邏輯設計 課程 所有開課學 院（系） 所有開課專業考試時量 100分鐘 學生人數 命題教師 吳笑峰 系主任 考試時間： 2011 年 月 日一、填空題（每空1分，共20分）1、 二進制數100011111.01000101對應的十六進制數為 11F.45 ，對應的八進制數為 437.212 。十六進制數A040.5對應的二進制數為 1010000001000000.0101 。十進制數120對應的二進制數為 11101000 。2、 邏輯代數的三種基本運算是 或 、 非 和 與 。3、 三態門可能輸出的

2、三種狀態是 低電平 、 高電平 和 高阻態 。4、 邏輯函數的最小項表達式為 ABC 。5、 三位二進制減法計數器的初始狀態為101，四個CP脈沖后它的狀態為 。6、 若用觸發器組成某十一進制加法計數器，需要 個觸發器，有 個無效狀態。7、 SRAM（AM9122）的容量為2564位，地址線有_位，數據線有_位。若將容量擴展為10248，需要AM9122_片，地址線有_位。8、 555定時器構成的施密特觸發器，若電源電壓VCC12V，電壓控制端經0.01F電容接地，則上觸發電平UT+ V，下觸發電平UT V。二、選擇題（每小題2分，共20分）1、三變量函數的最小項表示中不含下列哪項( C )

3、。 A. m2 B. m5 C. m3 D. m72、 CMOS門電路如圖1所示，輸出端L的邏輯表達式為 ( ) 。 A. B. C. D. 3、 與圖2所示波形相對應的真值表是 ( A ) 。 4、 若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數為 ( ) 位。 A. 5 B. 6 C. 10 D. 505、 電路如圖3（圖中為下降沿JK觸發器），觸發器當前狀態Q3 Q2 Q1為“011”，請問時鐘作用下，觸發器下一狀態為（ ）。圖3A. “110” B. “100” C. “010” D. “000”6、 將D觸發器改造成T觸發器，圖4所示電路中的虛線框內應是（ ）。 圖4A. 或

4、非門 B. 與非門 C. 異或門 D. 同或門7、 某時序電路的狀態圖如圖5所示，該電路為（ ）。 A. 四進制加計數器 B. 四進制計數器 C. 五進制加計數器 D. 五進制計數器8、 單穩態觸發器的輸出脈沖的寬度取決于（ ）。 A. 觸發脈沖的寬度 B. 觸發脈沖的幅度C. 電路本身的電容、電阻的參數 D. 電源電壓的數值9、 多諧振蕩器可產生（ ） 。 A. 正弦波 B. 矩形脈沖 C. 三角波 D. 鋸齒波10、 在ADC工作過程中，包括保持a，采樣b，編碼c，量化d四個過程，它們先后順序應該是（ ） 。A. abcd B. bcda C. cbad D. badc三、（10分）設計一

5、個舉重裁判表決器，設舉重比賽有三個裁判，一個主裁判A、兩個副裁判B和C。杠鈴完全舉起的裁決由每一個裁判按下自己面前的按鈕來確定。只有當兩個或兩個以上裁判（其中必須有主裁判）判明成功時，表示“成功”的燈才亮。試列出此邏輯問題的真值表，并寫出判決函數表達式，畫出邏輯電路圖（用與非門）。四、（10分）已知邏輯函數（X、Y、Z），分別用數據選擇器74151和3線8線譯碼器74138（如圖6）實現其功能。（74LS138功能表和74LS151邏輯功能表見附錄） 圖6五、（15分）某同步時序邏輯電路如圖7所示。圖7(1) 寫出該電路激勵方程和輸出方程；(2) 填寫表1所示次態真值表； 表1輸入X現態Q2

6、Q1激勵方程J2 K2 J1 K1 次態Q2(n+1)Q1(n+1)輸出Z(3) 填寫表2所示電路狀態表；表2現態次態 Q 2 (n+1) Q 1(n+1)輸出Q 2 Q 1X=0X=1Z00011011 (4)設各觸發器的初態均為0，試畫出圖8中Q1、Q2和Z的輸出波形。 圖8(5)改用T觸發器作為存儲元件，填寫圖9中激勵函數T2、T1卡諾圖，求出最簡表達式。圖9六、（15分）試用下降沿觸發的D觸發器設計一同步時序邏輯電路，其狀態圖如圖10所示（1）列出狀態表；（2）寫出激勵方程和輸出方程。 圖10七、（10分）圖11所示是倒T形電阻網絡D/A轉換器。已知，試求：（1）的輸出范圍；（2）當時

7、， 圖11湖南科技大學考試試題紙（ B 卷）( 2010 -2011 學年第 二 學期 ) 數字電路與邏輯設計 課程 所有開課學 院（系） 所有開課專業考試時量 100分鐘 學生人數 命題教師 吳笑峰 系主任 考試時間： 2011 年 月 日一、填空題（每空2分，共20分）1、二進制數101001對應的八進制數為 、十六進制數為 。2、四位二進制減法計數器的初始狀態為0011，四個CP脈沖后它的狀態為 。3、已知Intel2114是1K* 4位的RAM集成電路芯片，它有地址線 條，數據線 條。4、 55定時器構成的基本施密特觸發器沒有外接控制電壓,若電源電壓VCC12V時，正、負向閾值電壓分別

8、為 和 ，回差電壓為 。5、 A/D轉換器一般要經過取樣、 、量化及 4個過程 。二、選擇題（每小題2分，共20分）1、下列邏輯代數運算錯誤的是（ ）。A. A+A=A B. A=1 C. AA= A D. A+=12、邏輯函數F= =（ ）。A. B B. A C. D. 3、在函數（A、B、C、D）的真值表中，的狀態有（ ）個。 A. 2 ； B. 4； C. 6 D. 7 4、某電路的真值表如表1所示，則該電路的邏輯表達式為（ ）。A. B. C. D. 表1ABCYABCY000010000011101101001101011111115、八選一數據選擇器，其地址輸入（選擇控制）端有（

9、 ）個。 A. 1 ； B. 2； C. 3 D. 4 6、某時序電路設計過程中的最簡狀態圖中的狀態數為10個，設計該電路至少需要用（ ）個觸發器。 A. 1 ； B. 2； C. 3 D. 4 7、構成時序電路，存儲電路（ ）。A. 必不可少 B.不能存在 C.可有可無 D. A、B和C均錯8、一個5位地址碼、8位輸出的ROM，其存儲矩陣的容量為（ ）。A. 48 B. 64 C. 512 D. 2569、某時序電路的狀態圖如圖1所示，該電路為（ ）。圖1 A. 四進制加計數器 B. 四進制計數器 C. 五進制加計數器 D. 五進制計數器10、施密特觸發器常用于（ ） A. 脈沖整形與變換 B. 定時、延時 C. 計數 D. 寄存三、（15分）在三個輸入信號中，I0的優先權最高，I1次之，I2最低，、它們的輸出分別為，L0、L1、L2，要求同一時間內只有一個信號輸出。如有兩個及兩個以上的信號同時輸入時，則只有優先權最高的有輸出，試設計一個能實現此要求的邏輯電路。四、（15分）用3線8線譯碼器74138能實現圖2所示的邏輯功能的電路（74LS138功能表見附錄） 圖2五、（15分）分析下面的