1、計算機組成與系統結構課程練習一、填空題1、計算機的運算精度與機器的 有關，為解決精度與硬件成本的矛盾，大多數計算機使用_ 。答： 字長 變字長運算2、計算機硬件直接能執行的程序是 程序，高級語言編寫的源程序必須經過_ _翻譯，計算機才能執行。答： 機器語言 語言處理程序3、 在帶符號數的編碼方式中，零的表示是唯一的有 和 。答： 補碼 移碼4、若x1補10110111， x2原1.01101 ，則數x1的十進制數真值是 ，x2的十進制數真值是 。答： -73 -0.718755、設某浮點數的階碼為8位（最左一位為符號位），用移碼表示；尾數為24位（最左一位為符號位），采用規格化補碼表示，則該浮

2、點數能表示的最大正數的階碼為 ，尾數為 ；規格化最大負數的階碼為 ，尾數為 。（用二進制編碼回答）答： 11111111 11111111 6、設有效信息位的位數為N, 校驗位數為K，則能夠檢測出一位出錯并能自動糾錯的海明校驗碼應滿足的關系是 。答： 2K1NK7、在補碼加減運算中，符號位與數據 參加運算，符號位產生的進位 。答： 按同樣規則一起 自動丟失8、在浮點運算過程中，如果運算結果的尾數部分不是 形式，則需要進行規格化處理。設尾數采用補碼表示形式，當運算結果 時，需要進行右規操作；當運算結果 時，需要進行左規操作。答： 規格化 溢出 不是規格化數9、 浮點運10、11、 算器由 和 兩

3、部分組成，它們本身都是定點運算器，其中要求能夠進行 運算；12、 要求能夠進行 運算。答： 階碼部件 尾數部件 加減 加減乘除10、Cache使用的是 存儲芯片。答： SRAM11、主存由 構成，虛存由 構成。答： DRAM 硬盤12、Cache存儲器的主要作用是解決 。答： CPU與主存間速度匹配問題13、存儲器的取數時間是衡量主存 的重要指標，它是從 到 的時間。答： 速度 把要訪問的存儲單元的地址，加載到存儲器芯片的地址引腳上14、SRAM與DRAM中速度高的是 ，集成度高的是 。答： SRAM DRAM15、某存儲器數據總線寬度為32位，存取周期為250ns，則其帶寬是 。答： 128

4、Mbit/s16、在指令編碼中，操作碼用于表示 ，n位操作碼最多可以表示 條指令。地址碼用于表示 。答： 指令應執行的操作和應具有的功能 2n 與操作數據相關的地址信息17、在寄存器尋址方式中，指令的地址碼部分給出的是 ，操作數存放在 。答： 某一寄存器的編號 寄存器中18、采用存儲器間接尋址方式的指令中，指令的地址碼中字段中給出的是 所在的存儲器單元地址，CPU需要訪問內存 次才能獲得操作數。答： 是操作數的有效地址EA 219、操作數直接出現在指令的地址碼字段中的的尋址方式稱為 尋址；操作數所在的內存單元地址直接出現在指令的地址碼字段中的的尋址方式稱為 尋址。答： 立即尋址 直接尋址20、

5、相對尋址方式中，操作數的地址是由 與 之和產生的。答： PC當前的內容 形式地址部分給出的位移量21、控制器的主要功能包括 、 和 等三個功能。答： 控制指令的正確執行 控制程序和教據的輸入及結果的輸出 異常情況和特殊請求的處理法22、一般而言，CPU中至少有 、 、 、 、 和 六個寄存器。答： 程序計數器PC 、 地址寄存器MAR 、 數據緩沖寄存器MDR（MBR） 、 指令寄存器IR 、 累加寄存器AC 、 程序狀態寄存器PSR23、微指令的編碼方式有 、 和 等三種。答： 直接控制法 最短編碼法 字段直接編碼法24、CPU周期也稱為 周期，一個CPU周期包括若干個 。答： 機器周期 節

6、拍25、在程序執行過程中，控制器控制計算機的運行總是處于 、分析指令和 的循環之中。答： 取指令 執行指令26、微程序控制器的核心部件是 ，它一般由 構成。答： 控制存儲器 ROM27、在同一微周期中 的微命令被稱為互斥微命令，而在同一微周期中 的微命令被稱為相容微命令。顯然， 的微命令不能放在一起譯碼。答： 不允許同時出現的微命令 允許同時出現的微命令 相容的微命令28、由于微程序設計的靈活性，只要簡單地改變 ，就可改變微程序控制的機器指令系統。答： 微程序29、在鏈式查詢和獨立請求兩種總線控制判優方式中，響應時間最快的是 方式；對電路故障最敏感的是 方式。答： 獨立請求 鏈式查詢30、在單

7、總線、雙總線、三總線3種系統中，從信息流傳送效率的角度看， 的工作效率最低；從吞吐量來看， 最強。答： 單總線 三總線31、在單總線結構的計算機系統中，每個時刻只能有兩個設備進行通信，在這兩個設備中，獲得總線控制權的設備叫 ，由它指定并與之通信的設備叫 。答： 主設備 從設備32、為了減輕總線的負擔，總線上的部件大都具有 。答： 緩沖器33、在地址和數據線分時復用的總線中，為了使總線或設備能區分地址信號和數據信號，所以必須有 控制信號。答： 地址有效34、標準微機總線中，PC/AT總線是 位總線，EISA總線是 位總線，PCI總線是 位總線。答： 16 32 32位或64位35、USB端口通過

8、使用 ，可以使一臺微機連接的外部設備數多達 臺。答： 集線器 12736、計算機的外圍設備大致分為輸入設備、輸出設備、 、 、 和其他輔助設備。答： 外存儲器 終端 其它含義的I/O設備37、顯示器的刷新存儲器（或稱顯示緩沖存儲器）的容量是由 、 決定的。答： 分辨率 灰度級或色彩數38、顯示適配器作為CRT與CPU的接口，由 存儲器、 控制器和ROM BIOS 三部分組成。先進的 控制器具有 加速能力。答： 顯示緩沖 顯示 顯示 圖形39、CPU對輸入輸出設備的訪問，采用按地址訪問的形式。對I/O設備編址的方法，目前采用方式主要有： 和 ，其中 需要有專門的I/O指令支持。答： I/O獨立編

9、址方式 存儲器統一編址方式 I/O獨立編址方式40、主機與外圍設備之間的數據交換方式有 、 、 和 等幾種。答： 直接程序控制方式 程序中斷方式 DMA I/O通道方式41、接口接收到中斷響應信號INTA后，要將 傳送給CPU。答： 中斷類型編碼（中斷識別編碼）42、DMA控制器和CPU分時使用總線的方式有 、 和 三種。答： CPU暫停方式 周期挪用方式 交替訪問內存方式43、通道的工作過程可分為 、 和, 三部分。答： CPU使用廣義指令進入管理程序，組織一個通道程序，并啟動通道。44、在I/O控制方式中，主要由程序實現的控制方式是 方式。答： 程序控制方式45、中斷處理過程可以 進行，

10、的設備可以中斷 的中斷服務程序。答： 嵌套 優先級別高 優先級別低46、I/O通道是一個特殊功能的 ，它有自己的 ，專門負責數據輸入輸出的傳輸控制，CPU只負責 功能。答： I/O控制器 指令執行部件 啟、停I/O通道，查詢通道及I/O設備狀態，控制I/O通道進行某些操作47、程序中斷I/O方式與DMA方式除了應用場合及響應時間不同以外，兩者的主要區別在于 。答： 程序中斷I/O方式是以CPU為中心，采用軟硬結合，以軟件為主的方式，控制設備與主機之間的數據傳送 ，DMA方式是以主存為中心，采用硬件手段，控制設備與主存間直接進行數據傳送。二、單選題1、在計算機系統中，硬件在功能實現上比軟件強的是

11、_C_。A. 靈活性強 B. 實現容易 C. 速度快 D. 成本低2、完整的計算機系統包括兩大部分，它們是_ C _。A. 運算器與控制器 B. 主機與外設C. 硬件與軟件 D. 硬件與操作系統3、現代計算機組織結構是以_ B _為中心，其基本結構遵循馮諾依曼思想。A. 寄存器 B. 存儲器 C. 運算器 D. 控制器4、馮?諾依曼存儲程序的思想是指_ C _。A. 只有數據存儲在存儲器B. 只有程序存儲在存儲器C. 數據和程序都存儲在存儲器D. 數據和程序都不存儲在存儲器5、某機字長64位，其中1位符號位，63位尾數。若用定點小數表示，則最大正小數為 B 。A. (12-64) B. (12

12、-63) C. 264 D. 2636、設x補=1.x1x2x3x4x5x6x7x8，當滿足 A 時，x1/2成立。A. x11, x2x8至少有一個為1 B. x10, x2x8至少有一個為1C. x11，x2x8任意 D. x10, x2x8任意7、在某8位定點機中，寄存器內容為10000000，若它的數值等于128，則它采用的數據表示為 B 。A. 原碼 B. 補碼 C. 反碼 D. 移碼8、在下列機器數中，哪種表示方式下零的表示形式是唯一的 B 。A. 原碼 B. 補碼 C. 反碼 D. 都不是9、下列論述中，正確的是 D 。A. 已知x原求x補的方法是：在x原的末位加1B. 已知x補

13、求x補的方法是：在x補的的末位加1C. 已知x原求x補的方法是：將尾數連同符號位一起取反，再在末位加1D. 已知x補求x補的方法是：將尾數連同符號位一起取反，再在末位加110、IEEE754標準規定的32位浮點數格式中，符號位為1位，階碼為8位，尾數為23位，則它所能表示的最大規格化正數為 A 。A. (2223)2127 B. (1223)2127C. (2223)2255 D. 212722311、浮點數的表示范圍取決于 A 。A. 階碼的位數 B. 尾數的位數C. 階碼采用的編碼 D. 尾數采用的編碼12、在2424點陣的漢字字庫中，一個漢字的點陣占用的字節數為 D 。A. 2 B. 9

14、 C. 24 D. 7213、假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用奇校驗的編碼是 B 。A. 10011010 B. 11010000 C. 11010111 D. 1011100014、在循環冗余校驗中，生成多項式G(x)應滿足的條件不包括 D 。A. 校驗碼中的任一位發生錯誤，在與G(x)作模2除時，都應使余數不為0B. 校驗碼中的不同位發生錯誤時，在與G(x)作模2除時，都應使余數不同C. 用G(x)對余數作模2除，應能使余數循環D. 不同的生成多項式所得的CRC碼的碼距相同，因而檢錯、校錯能力相同15、運算器的核心部分是 C 。A. 數據總線 B. 累加寄存器 C. 算術

15、邏輯運算單元 D. 多路開關16、在浮點運算中下面的論述正確的是 C 。A. 對階時應采用向左規格化B. 對階時可以使小階向大階對齊，也可以使大階向小階對齊C. 尾數相加后可能會出現溢出，但可采用向右規格化的方法得出正確結論D. 尾數相加后不可能得出規格化的數17、當采用雙符號位進行數據運算時，若運算結果的雙符號位為01，則表明運算 B 。A. 無溢出 B. 正溢出 C. 負溢出 D. 不能判別是否溢出18、補碼加法運算的規則是 B 。A. 操作數用補碼表示，符號位單獨處理B. 操作數用補碼表示，連同符號位一起相加C. 操作數用補碼表示，將加數變補，然后相加D. 操作數用補碼表示，將被加數變補

16、，然后相加19、原碼乘除法運算要求 C 。A. 操作數必須都是正數 B. 操作數必須具有相同的符號位C. 對操作數符號沒有限制 D. 以上都不對20、下面對浮點運算器的描述中正確的是 A 。A. 浮點運算器由階碼部件和尾數部件實現。B. 階碼部件可實現加、減、乘、除四種運算。C. 階碼部件只能進行階碼的移位操作。D. 尾數部件只能進行乘法和加法運算。21、若浮點數的階碼和尾數都用補碼表示，則判斷運算結果是否為規格化數的方法是 C 。A. 階符與數符相同為規格化數。B. 階符與數符相異為規格化數。C. 數符與尾數小數點后第一位數字相異為規格化數。D. 數符與尾數小數點后第一位數字相同為規格化數。

17、22、已知x補1.01010，y補1.10001，下列答案正確的是 D 。A. x補y補1.11011 B. x補y補0.11011C. x補y補0.11011 D. x補y補1.1100123、下列敘述中概念正確的是 D 。A. 定點補碼運算時，其符號位不參加運算。B. 浮點運算中，尾數部分只進行乘法和除法運算。C. 浮點數的正負由階碼的正負符號決定。D. 在定點小數一位除法中，為了避免溢出，被除數的絕對值一定要小于除數的絕對值。24、計算機系統中，硬件能夠直接識別的指令是 A 。A. 機器指令 B. 匯編語言指令 C. 高級語言指令 D. 特權指令25、指令系統中采用不同的尋址方式的主要目

18、的是 B 。A. 增加內存的容量 B. 縮短指令長度，擴大尋址范圍C. 提高訪問內存的速度 D. 簡化指令譯碼電路26、在相對尋址方式中，若指令中地址碼為X，則操作數的地址為 B 。A. X B. (PC)X C. X段基址 D. 變址寄存器X27、在指令的地址字段中直接指出操作數本身的尋址方式，稱為 B 。A. 隱含地址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址28、支持實現程序浮動的尋址方式稱為 B 。A. 變址尋址 B. 相對尋址 C. 間接尋址 D. 寄存器間接尋址29、在一地址指令格式中，下面論述正確的是 C 。A. 只能有一個操作數，它由地址碼提供B. 一定有兩個操作數，另

19、一個是隱含的C. 可能有一個操作數，也可能有兩個操作數D. 如果有兩個操作數，另一個操作數一定在堆棧中。30、在堆棧中，保持不變的是 C 。A. 棧頂 B. 堆棧指針 C. 棧底 D. 棧中的數據31、在變址寄存器尋址方式中，若變址寄存器的內容是4E3CH，給出的偏移量是63H則它對應的有效地址是 D 。A. 63H B. 4D9FH C. 4E3CH D. 4E9FH32、設寄存器R的內容(R)1000H，內存單元1000H的內容為2000H，內存單元2000H的內容為3000H，PC的值為4000H。若采用相對尋址方式，2000H (PC) 訪問的操作數是 C 。A. 1000H B. 2

20、000H C. 3000H D. 4000H33、程序控制類指令的功能是 D 。A. 進行算術運算和邏輯運算B. 進行主存與CPU之間的數據傳送C. 進行CPU和IO設備之間的數據傳送D. 改變程序執行的順序34、算術右移指令執行的操作是 B 。A. 符號位填0，并順次右移1位，最低位移至進位標志位B. 符號位不變，并順次右移l位，最低位移至進位標志位C. 進位標志位移至符號位，順次右移1位，最低位移至進位標志位D. 符號位填1，并順次右移1位，最低位移至進位標志位35、下列幾項中，不符合RISC指令系統的特點是 B 。A. 指令長度固定，指令種類少B. 尋址方式種類盡量多，指令功能盡可能強C

21、. 增加寄存器的數目，以盡量減少訪存次數D. 選取使用頻率最高的一些簡單指令以及很有用但不復雜的指令36、需要定期刷新的存儲芯片是_ B _。A. EPROM B. DRAM C. SRAM D. EEPROM37、_ A _存儲芯片是易失性的。A. SRAM B. UV-EPROM C. NV-RAM D. EEPROM38、有RAS和CAS引腳的存儲芯片是_ B _。A. EPROM B. DRAM C. SRAM D. 三者都是39、下面敘述不正確的是_C _。A半導體隨機存儲器可隨時存取信息，掉電后信息丟失。B. 在訪問隨機存儲器時，訪問時間與單元的物理位置無關。C. 內存儲器中存儲的

22、信息均是不可改變的。D. 隨機存儲器和只讀存儲器可以統一編址。40、動態RAM與靜態RAM相比，其優點是_C _。A. 動態RAM的存儲速度快。B. 動態RAM不易丟失數據。C. 在工藝上，比靜態RAM的存儲密度高。D. 控制比靜態RAM簡單。41、某5128位RAM芯片采用一位讀/寫線控制讀寫，該芯片的引腳至少有_ C _。A. 17條 B. 19條 C. 21條 D. 522條42、某存儲器按字節編址，要求數據傳輸率達到8106字節秒，則應選用存儲周期為 _D_的存儲芯片。A. 800ns B. 250ns C. 200ns D. 120ns43、程序計數器的功能是_ D _。A. 存放微

23、指令地址 B. 計算程序長度C. 存放指令 D. 存放下條機器指令的地址44、從主存取出一條指令并執行該指令的所有時間稱為_ D _。A. 時鐘周期 B. 節拍 C. 機器周期 D. 指令周期45、的程序被執行時，首先要將從內存中讀出的指令存放到_ D _。A. 程序計數器 B. 地址寄存器C. 指令譯碼器 D. 指令寄存器46、的部件中，不屬于控制器的是_ B _。A. 程序計數器 B. 數據緩沖器C. 指令譯碼器 D. 指令寄存器47、定下一條微指令的地址而采用的斷定方式的基本思想是_ C _。A. 用程序計數器PC來產生后繼微指令地址B. 用微程序計數器PC來產生后繼微指令地址C. 通過

24、微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產生后繼微指令地址。D. 通過指令中指定一個專門字段來控制產生后繼微指令地址48、制信號序列的最小單位是_ C _。A. 微程序 B. 微指令 C. 微命令 D. 機器指令49、控制器中，機器指令與微指令的關系是_ B _。A. 每一條機器指令由一條微指令來執行B. 每一條機器指令由一段用微指令編成的微程序來解釋執行C. 一段機器指令組成的程序可由一條微指令來執行D. 一條微指令由若干條機器指令組成50、算機一般通過總線來組織，下述總線結構的計算機中， D 操作速度最快， A 的操作速度最慢。A單總線結構 B雙總線結構C三總線結構 D多

25、總線結構51、線結構的計算機系統中，采用 D 方法，對提高系統的吞吐率最有效。A多端口存儲器 B提高主存的工作速度C交叉編址存儲器 D高速緩沖存儲器52、地址總線的作用是 C 。A用于選擇存儲器單元B用于選擇I/O設備C用于指定存儲器單元和I/O設備接口寄存器的地址D決定數據總線上數據的傳輸方向53、制常用于 A 中，作為其主要的控制方式。A單總線結構計算機中，CPU訪問主存與外圍設備 B微型機中的CPU控制C采用組合邏輯控制方式實現的CPU D微程序控制器54、接產生總線請求的總線部件是 B 。A任何外設 B具有DMA接口的外設C高速外設 D需要與主機批量交換數據的外設55、信之所以比異步通

26、信具有較高的傳輸速率是因為 B 。A同步通信不需要應答信號B同步通信用一個公共的時鐘進行操作同步C同步通信方式的總線長度較短D同步通信中，各部件存取時間比較接近56、成數據總線、地址總線、控制總線3類是根據 B 來分的。A總線所處的位置 B總線所傳送信息的內容C總線的傳送方式 D總線所傳送信息的方向57、調計算機系統中各個部件的工作，需要有一種器件來提供統一的時鐘標準，這個器件是 C 。A總線緩沖器 B總線控制器C時鐘發生器 D操作命令產生器58、的外圍設備是指_ D _。A. 輸入/輸出設備 B. 外存儲器C. 遠程通信設備 D. 除了CPU 和內存以外的其它設備59、顯示器顯示圖形圖像的原

27、理是圖形圖像_ A _。A. 由點陣組成 B. 由線條組成 C. 由色塊組成 D. 由方格組成60、以顯示256種顏色的彩色顯示器，其每個像素對應的顯示存儲單元的長度（位數）為_ B _。A. 16位 B. 8位 C. 256位 D. 9位61、器的灰度級為16，則每個像素的顯示數據位數至少是_ A _。A. 4位 B. 8位 C. 16位 D. 24位62、的主要參數之一是分辨率，以下描述中含義正確的是_ B _。A. 顯示器的水平和垂直掃描頻率B. 顯示器屏幕上光柵的列數和行數C. 可顯示的不同顏色的總數D. 同一幅畫面允許顯示的不同顏色的最大數目63、的分辨率為1024768像素，像素的

28、顏色數為256，為保證一次刷新所需數據都存儲在顯示緩沖存儲器中，顯示緩沖存儲器的容量至少為_ B _。A. 512KB B. 1MB C. 256KB D. 2MB64、接口中的數據緩沖器的作用是 A 。A. 用來暫存外圍設備和CPU之間傳送的數據B. 用來暫存外圍設備的狀態C. 用來暫存外圍設備的地址D. 以上都不是65、響應過程中，保護程序計數器的作用是 B 。A. 使CPU能找到中斷處理程序的入口地址B. 使中斷返回后，能回到斷點處繼續原程序的執行C. 使CPU和外圍設備能并行工作D. 為了實現中斷嵌套66、方式用來實現 D 。A. CPU和內存之間的數據傳送B. 外圍設備和外圍設備之間

29、的數據傳送C. CPU和外圍設備之間的數據傳送D. 內存和外圍設備之間的數據傳送67、下面哪種情況會提出中斷請求? B 。A. 產生存儲周期竊取B. 一次I/O操作結束C. 兩個數相加D. 上述三種情況都發生68、向量地址是 C 。A. 子程序的入口地址B. 中斷服務程序的入口地址C. 中斷服務程序入口地址的地址D. 中斷向量表的起始地址69、向量中斷與非向量中斷的區別在于 D 。A. 非向量中斷是單一中斷源的中斷，而向量中斷是多中斷源的中斷B. 非向量中斷只有單一中斷處理程序入口，而向量中斷有多個中斷處理程序入口C. 非向量中斷是單級中斷，而向量中斷可以實現多級中斷D. 非向量不能作為中斷隱

30、指令，而向量可以形成隱指令70、采用DMA方式傳送數據時，每傳送一個數據，就要占用 D 的時間。A. 一個指令周期B. 一個CPU周期C. 一個存儲周期D. 一個總線周期71、周期挪用方式常用于 A 中。A. 直接存儲器存取方式的輸入輸出B. 直接程序控制傳送方式的輸入輸出C. CPU的某寄存器與存儲器之間的直接程序控制傳送D. 程序中斷方式的輸入輸出72、在下面有關DMA概念的敘述中，正確的是 A 。A. 當CPU在執行指令時，CPU與DMA控制器同時提出了對主存訪問的要求，這是應首先滿足CPU的要求，以免指令執行發生錯誤，而DMA傳送數據是可等待的。B. DMA周期挪用方式是在CPU訪問存

31、儲器總線周期結束時，插入一個DMA訪問周期。在此期間，CPU等待或執行不需要訪問內存的操作。C. 因為DMA傳送是在DMA控制器控制下內存與外設直接數據傳送，因此在這種方式中，始終不需要CPU干預。D. CPU在接到DMA請求后，必須盡快地在一條指令執行后予以響應。三、判斷題1、微處理器可以用來做微型計算機的CPU。 2、ENIAC計算機的主要工作原理是存儲程序和多道程序控制。 3、決定計算機運算精度的主要技術指標是計算機的字長。 4、計算機總線用于傳輸控制信息、數據信息和地址信息的設施。 5、計算機系統軟件是計算機系統的核心軟件。 6、計算機運算速度是指每秒鐘能執行操作系統的命令個數。 7、

32、計算機主機由CPU、存儲器和硬盤組成。 8、計算機硬件和軟件是相輔相成、缺一不可的。 9、設x補0.x1x2x3x4x5x6x7，若要求x1/2成立，則需要滿足的條件是x1必須為1，x2x7至少有一個為1。 10、 一個正數的補碼和它的原碼相同，而與它的反碼不同。 11、浮點數的取值范圍取決于階碼的位數，浮點數的精度取決于尾數的位數。 12、在規格化浮點表示中，保持其他方面不變，只是將階碼部分由移碼表示改為補碼表示，則會使該浮點表示的數據表示范圍增大。 13、在生成CRC校驗碼時，采用不同的生成多項式，所得到CRC校驗碼的校錯能力是相同的。 14、運算器的主要功能是進行加法運算。 15、加法器

33、是構成運算器的主要部件，為了提高運算速度，運算器中通常都采用并行加法器。 16、在定點整數除法中，為了避免運算結果的溢出，要求|被除數|除數|。 17、浮點運算器中的階碼部件可實現加、減、乘、除運算。 18、根據數據的傳遞過程和運算控制過程來看，陣列乘法器實現的是全并行運算。 19、邏輯右移執行的操作是進位標志位移入符號位，其余數據位依次右移1位，最低位移入進位標志位。20、數據引腳和地址引腳越多芯片的容量越大。 21、存儲芯片的價格取決于芯片的容量和速度。 22、SRAM每個單元的規模大于DRAM的。 23、要訪問DRAM，應首先給出RAS地址，之后再給出CAS地址。 24、當CPU要訪問數

34、據時，它先訪問虛存，之后再訪問主存。 25、EDO和FPM都是頁模式的DRAM。 26、主存與磁盤均用于存放程序和數據，一般情況下，CPU從主存取得指令和數據，如果在主存中訪問不到，CPU才到磁盤中取得指令和數據。 27、半導體存儲器是一種易失性存儲器，電源掉電后所存信息均將丟失。 28、Cache存儲器保存RAM存儲器的信息副本，所以占部分RAM地址空間。 29、利用堆棧進行算術/邏輯運算的指令可以不設置地址碼。 30、指令中地址碼部分所指定的寄存器中的內容是操作數的有效地址的尋址方式稱為寄存器尋址。原因：寄存器間接尋址31、一條單地址格式的雙操作數加法指令，其中一個操作數來自指令中地址字段

35、指定的的存儲單元，另一個操作數則采用間接尋址方式獲得。 原因：另一個操作數來自累加器32、在計算機的指令系統中，真正必需的指令種類并不多，很多指令都是為了提高機器速度和便于編程而引入的。 33、RISC系統的特征是使用了豐富的尋址方式。 原因：RISC系統的特征之一：指令數目較少，指令長度固定，指令格式少，尋址方式種類少34、在主機中，只有存儲器能存放數據。 35、一個指令周期由若干個機器周期組成。 36、決定計算機運算精度的主要技術指標是計算機的字長。 37、微程序設計的字段直接編譯原則是：同時出現在一條微指令中的微命令放在不同的字段里，而分時出現的微命令放在同一個字段里。 38、由于微程序

36、控制器采用了存儲邏輯，結構簡單規整，電路延遲小，而組合邏輯控制器結構復雜，電路延遲大，所以微程序控制器比組合邏輯控制器的速度快。 39、在CPU中，譯碼器主要用在運算器中選多路輸入數據中的一路數據送到ALU。 40、控制存儲器是用來存放微程序的存儲器，它的速度應該比主存儲器的速度快。 41、由于轉移指令的出現而導致控制相關，因此CPU不能采用流水線技術。 42、計算機使用總線結構的主要優點是便于實現模塊化，同時減少了信息傳輸線的數目。 43、在計算機的總線中，地址信息、數據信息和控制信息不能同時出現在總線上。 44、計算機系統中的所有與存儲器和I/O設備有關的控制信號、時序信號，以及來自存儲器

37、和I/O設備的響應信號都由控制總線來提供信息傳送通路。 45、使用三態門電路可以構成數據總線，它的輸出電平有邏輯“1”、邏輯“0”和高阻（浮空）三種狀態。46、 USB提供的4條連線中有2條信號線，每一條信號線可以連通一臺外設，因此在某一時刻，可以同時有2臺外設獲得USB總線的控制權。 47、組成總線時不僅要提供傳輸信息的物理傳輸線，還應有實現信息傳輸控制的器件，它們是總線緩沖器和總線控制器。 48、總線技術的發展是和CPU技術的發展緊密相連的，CPU的速度提高后，總線的數據傳輸率如果不隨之提高，勢必妨礙整機性能的提高。 49、DMA控制器和CPU可以同時使用總線工作。 50、在計算機系統中，

38、所有的數據傳送都必須由CPU控制實現。 51、一個更高優先級的中斷請求可以中斷另一個中斷處理程序的執行。52、一個通道可以連接多個外圍設備控制器，一個外圍設備控制器可以管理一臺或多臺外圍設備。 53、DMA方式既能用于控制主機與高速外圍設備之間的信息傳送，也能代替中斷傳送方式。 54、通道程序是由通道控制字組成的，通道控制字也稱通道指令。 55、單級中斷與多級中斷的區別是單級中斷只能實現單中斷，而多級中斷可以實現多重中斷或中斷嵌套。56、在直接程序控制方式下，CPU啟動I/O設備的指令開始執行后，直到數據傳送完為止，CPU不能執行別的程序。 57、DMA工作方式提高了CPU的效率，同時也提高了

39、數據傳送的速度。這是由于DMA方式在傳送數據時不需要CPU干預，而且在一批數據傳送完畢時，也完全不需要CPU干預。 58、與中斷處理程序相比，CPU目前運行的用戶應用程序的級別最高。 59、采用DMA方式進行數據傳送的設備，比不采用DMA方式進行數據傳送的設備優先級要高。 60、CPU在執行當前指令最后所做的檢查是否有各類中斷請求的次序，即為CPU處理各類中斷的次序。61、微程序控制器的設計思想和組合邏輯設計思想截然不同。它具有設計規整，調試、維修以及更改、擴充指令方便的優點，易于實現自動化設計。但是，由于它增加了一級控制存儲器，所以指令的執行速度比組合邏輯控制器慢。62、組合邏輯控制器采用組

40、合邏輯技術實現，其微操作信號發生器是由門電路組成的復雜樹形網絡構成的。微程序控制器采用存儲邏輯實現，將微操作控制信號以編碼字(即微指令)的形式存放在控制存儲器中。四、簡述題1、計算機硬件系統由哪些基本部件組成？它們的主要功能是什么？答：計算機的硬件系統通常由輸入設備、輸出設備、運算器、存儲器和控制器等五大部件組成。 輸入設備的主要功能是將程序和數據以機器所能識別和接受的信息形式輸入到計算機內。輸出設備的主要功能是將計算機處理的結果以人們所能接受的信息形式或其它系統所要求的信息形式輸出。存儲器的主要功能是存儲信息，用于存放程序和數據。運算器的主要功能是對數據進行加工處理，完成算術運算和邏輯運算。

41、控制器的主要功能是按事先安排好的解題步驟，控制計算機各個部件有條不紊地自動工作。2、馮諾依曼計算機的基本思想是什么？什么叫存儲程序方式？答：馮諾依曼計算機的基本思想包含三個方面：1) 計算機由輸入設備、輸出設備、運算器、存儲器和控制器五大部件組成。2) 采用二進制形式表示數據和指令。3) 采用存儲程序方式。存儲程序是指在用計算機解題之前，事先編制好程序，并連同所需的數據預先存入主存儲器中。在解題過程（運行程序）中，由控制器按照事先編好并存入存儲器中的程序自動地、連續地從存儲器中依次取出指令并執行，直到獲得所要求的結果為止。3、早期計算機組織結構有什么特點？現代計算機結構為什么以存儲器為中心？答

42、：早期計算機組織結構的特點是：以運算器為中心的，其它部件都通過運算器完成信息的傳遞。 隨著微電子技術的進步，人們將運算器和控制器兩個主要功能部件合二為一，集成到一個芯片里構成了微處理器。同時隨著半導體存儲器代替磁芯存儲器，存儲容量成倍地擴大，加上需要計算機處理、加工的信息量與日俱增，以運算器為中心的結構已不能滿足計算機發展的需求，甚至會影響計算機的性能。為了適應發展的需要，現代計算機組織結構逐步轉變為以存儲器為中心。4、什么叫總線？總線的主要特點是什么？采用總線有哪些好處？答：總線是一組可為多個功能部件共享的公共信息傳送線路。總線的主要特點是共享總線的各個部件可同時接收總線上的信息，但必須分時

43、使用總線發送信息，以保證總線上信息每時每刻都是唯一的、不至于沖突。使用總線實現部件互連的好處： 可以減少各個部件之間的連線數量，降低成本； 便于系統構建、擴充系統性能、便于產品更新換代。5、按其任務分，總線有哪幾種類型？它們的主要作用是什么？答：按總線完成的任務，可把總線分為：CPU內部總線、部件內總線、系統總線、外總線。6、計算機的主要特點是什么？答：計算機的主要特點有： 能自動連續地工作； 運算速度快；運算精度高； 具有很強的存儲能力和邏輯判斷能力； 通用性強。7、 衡量計算機性能有哪些基本的技術指標？以你所熟悉的計算機系統為例，說明它的型號、主頻、字長、主存容量、所接的I/O設備的名稱及

44、主要規格。答：衡量計算機性能的基本的技術指標有： 基本字長； 主存容量； 運算速度； 所配置的外部設備及其性能指標； 系統軟件的配置。8、什么叫指令？什么叫指令系統？指令通常有哪幾種地址格式？答：指令也稱機器指令，是控制計算機執行某種操作（如加、減、傳送、轉移等）的命令。指令能夠直接表示對計算機硬件實體的控制信息，是計算機硬件唯一能夠直接理解并執行的命令，。一臺計算機所能執行的全部指令的集合，稱為該計算機的指令系統或指令集。指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址指令等格式。9、什么叫尋址方式？有哪些基本的尋址方式？簡述其尋址過程。答：尋址方式就是指形成本條指令的操作數

45、地址和下一條要執行的指令地址的方法。根據所需的地址信息的不同，尋址可分為操作數地址的尋址和指令地址的尋址兩部分。基本的尋址方式：1) 立即尋址：指令的地址碼部分給出的不是操作數的地址而是操作數本身，即指令所需的操作數由指令的形式地址直接給出。2) 直接尋址：指令的地址碼部分給出的形式地址A就是操作數的有效地址EA，即操作數的有效地址在指令字中直接給出。3) 間接尋址：指令的地址碼部分給出的是操作數的有效地址EA所在的存儲單元的地址或是指示操作數地址的地址指示字。即有效地址EA是由形式地址A間接提供的，因而稱為間接尋址。4) 寄存器尋址：指在指令地址碼中給出的是某一通用寄存器的編號（也稱寄存器地

46、址），該寄存器的內容即為指令所需的操作數。采用寄存器尋址方式時，有效地址EA是寄存器的編號。5) 寄存器間接尋址：指令中地址碼部分所指定的寄存器中的內容是操作數的有效地址。6) 變址尋址：指操作數的有效地址是由指令中指定的變址寄存器的內容與指令字中的形式地址相加形成的。7) 基址尋址：指操作數的有效地址等于指令中的形式地址與基址寄存器中的內容之和，基址寄存器中的內容稱為基地址。8) 相對尋址：是將程序計數器 PC 的當前內容與指令中給出的形式地址相加形成操作數的有效地址。9) 基址加變址尋址：將基址尋址與變址尋址結合起來就形成了基址加變址尋址方式。這種尋址方式是將兩個寄存器的內容和指令形式地址

47、中給出的偏移量相加后得到的結果作為操作數的有效地址。其中一個寄存器作為基址寄存器，另一個作為變址寄存器。10) 堆棧尋址：由堆棧支持的尋址方式，堆棧尋址是按照堆棧指示器SP的內容確定操作數的訪存地址。10、基址尋址方式和變址尋址方式各有什么不同？答：基址尋址是面向系統的，主要用于將用戶程序的邏輯地址（用戶編寫程序時所使用的地址）轉換成主存的物理地址（程序在主存中的實際地址），以便實現程序的再定位。例如在多道程序運行時，需要由系統的管理程序將多道程序裝入主存。由于用戶在編寫程序時，不知道自己的程序應該放在主存的哪一個實際物理地址中，只能按相對位置使用邏輯地址編寫程序。當用戶程序裝入主存時，為了實

48、現用戶程序的再定位，系統程序給每個用戶程序分配一個基準地址。程序運行時，該基準地址裝入基址寄存器，通過基址尋址，可以實現邏輯地址到物理地址的轉換。由于系統程序需通過設置基址寄存器為程序或數據分配存儲空間，所以基址寄存器的內容通常由操作系統或管理程序通過特權指令設置，對用戶是透明的。用戶可以通過改變指令字中的形式地址A來實現指令或操作數的尋址。另外基址寄存器的內容一般不進行自動增量和減量。變址尋址是面向用戶的，主要用于訪問數組、向量、字符串等成批數據，用以解決程序的循環控制問題。因此變址寄存器的內容是由用戶設定的。在程序執行過程中，用戶通過改變變址寄存器的內容實現指令或操作數的尋址，而指令字中的

49、形式地址A是不變的。變址寄存器的內容可以進行自動增量和減量。11、簡述相對尋址和立即尋址的特點。答：相對尋址方式是將程序計數器 PC 的當前內容與指令中給出的形式地址相加形成操作數的有效地址。 立即尋址方式是指指令的地址碼部分給出的不是操作數的地址而是操作數本身。即指令所需的操作數由指令的形式地址直接給出。12、什么叫堆棧？堆棧操作的特點是什么？堆棧操作是如何尋址的？答：計算機中的堆棧是指按先進后出（FILO）或者說后進先出（LIFO）原則進行存取的一個特定的存儲區域。 堆棧操作的特點是：遵循先進后出原則進行信息的存取。數據按順序存入堆棧稱為數據進棧或壓入；從堆棧中按與進棧相反的順序取出數據稱

50、為出棧或彈出。堆棧的壓入和彈出操作總是根據SP的內容按地址自動增量和自動減量方式在棧頂進行。堆棧操作的尋址方式：通常用一個寄存器或存儲器單元指出棧頂的地址，這個寄存器或存儲器單元稱為堆棧指針SP，SP的內容永遠指向堆棧的棧頂。堆棧的壓入和彈出操作總是根據SP的內容按地址自動增量和自動減量方式在棧頂進行。13、 一個較完善的指令系統應包括哪些類型的指令？答：一個完善的指令系統應包括的基本指令有：數據傳送指令、算術邏輯運算指令、移位操作指令、堆棧操作指令、字符串處理指令、程序控制指令、輸入/輸出指令等。一些復雜指令的功能往往是一些基本指令功能的組合。14、轉子指令與轉移指令有哪些異同？答：轉子指令

51、與轉移指令的執行結果都是實現程序的轉移，但兩者的區別在于：轉移指令的功能是轉移到指令給出的轉移地址處去執行指令，一般用于同一程序內的轉移，轉移后不需要返回原處，因此不需要保存返回地址。轉子指令的功能是轉去執行一段子程序，實現的是不同程序之間的轉移。因為子程序執行完后必須返回主程序，所以轉子指令必須以某種方式保存返回地址，以便返回時能正確返回到主程序原來的位置。15、控制器的基本功能是什么?它由哪些基本部件組成?各部件作用是什么?答：控制器的主要任務是：根據不同的指令、不同的狀態條件，在不同的時間，產生不同的控制信號，控制計算機的各部件自動、協調地進行工作。其基本功能包括：1. 控制指令的正確執

52、行2. 控制程序和教據的輸入及結果的輸出3. 異常情況和特殊請求的處理控制器的基本部件包括：1. 指令部件：用于完成取指令和分析指令2. 時序控制部件：用于產生一系列時序信號，為各個微操作定時，以保證各個微操作的執行順序。3. 微操作控制信號形成部件：根據指令部件提供的操作控制電位、時序部件所提供的各種時序信號，以及有關的狀態條件，產生機器所需要的各種微操作控制信號。4. 中斷控制邏輯：用于實現對異常情況和特殊請求的處理。5. 程序狀態寄存器PSR：用于存放程序的工作狀態（如管態、目態等）和指令執行的結果特征（如ALU運算的結果為零、結果為負、結果溢出等），表明系統的基本工作狀態。6. 控制臺

53、：用于實現人與機器之間的通信聯系，如啟動或停止機器的運行、監視程序運行過程、對程序進行必要的修改或干預等。16、CPU中有哪幾個最主要的寄存器?它們的主要作用是什么?答：(1) 指令寄存器IR：指令寄存器用于存放當前正在執行的指令。當指令從主存取出后，經MDR傳送到指令寄存器中，以便實現對一條指令執行的全部過程的控制。(2) 程序計數器PC：程序計數器又稱指令計數器、指令地址寄存器，用于保證程序按規定的序列正確運行，并提供將要執行指令的指令地址。(3) 累加寄存器AC：用于暫存操作數據和操作結果。(4) 程序狀態寄存器PSR：用于以存放程序的工作狀態（如管態、目態等）和指令執行的結果特征（如A

54、LU運算的結果為零、結果為負、結果溢出等），把它所存放的內容稱為程序狀態字（PSW）。PSW表明了系統的基本狀態，是控制程序執行的重要依據。(5) 地址寄存器MAR：用于存放所要訪問的主存單元的地址。它可以接受來自PC的指令地址，或接受來自地址形成部件的操作數地址。(6) 數據緩沖寄存器MDR（或MBR）：用于存放向主存寫入的信息或從主存中讀出的信息。17、什么是同步控制?什么是異步控制?什么是聯合控制?在同步控制方式中，什么是三級時序系統?答：同步控制方式是指任何指令的運行或指令中各個微操作的執行，均由確定的具有統一基準時標的時序信號所控制。每個時序信號的結束就意味著安排完成的工作已經完成，隨即開始執行后續的微操作或自動轉向下條指令的運行。異步控制方式不再有統一的周期、節拍，各個操作之間采用應答方式銜接，前一操作完成后給出回答信號，啟動下一個操作。聯合控制方式是同步控制與異步控制相結合的方式。通常的設計思想是：在功能部件內部采用同步方式或以同步方式為主的控制方