1、精選優(yōu)質(zhì)文檔-傾情為你奉上“微處理器系統(tǒng)結(jié)構與嵌入式系統(tǒng)設計”第一章習題解答1.2 以集成電路級別而言,計算機系統(tǒng)的三個主要組成部分是什么?中央處理器、存儲器芯片、總線接口芯片1.3 闡述摩爾定律。每18個月,芯片的晶體管密度提高一倍,運算性能提高一倍,而價格下降一半。1.5 什么是SoC?什么是IP核,它有哪幾種實現(xiàn)形式?SoC:系統(tǒng)級芯片、片上系統(tǒng)、系統(tǒng)芯片、系統(tǒng)集成芯片或系統(tǒng)芯片集等,從應用開發(fā)角度出發(fā),其主要含義是指單芯片上集成微電子應用產(chǎn)品所需的所有功能系統(tǒng)。IP核:滿足特定的規(guī)范和要求,并且能夠在設計中反復進行復用的功能模塊。它有軟核、硬核和固核三種實現(xiàn)形式。1.8 什么是嵌入式系

2、統(tǒng)?嵌入式系統(tǒng)的主要特點有哪些?概念:以應用為中心,以計算機技術為基礎,軟硬件可裁剪,適應應用系統(tǒng)對功能、可靠性、成本、體積和功耗的嚴格要求的專用計算機系統(tǒng),即“嵌入到應用對象體系中的專用計算機系統(tǒng)”。特點:1、嵌入式系統(tǒng)通常是面向特定應用的。2、嵌入式系統(tǒng)式將先進的計算機技術、半導體技術和電子技術與各個行業(yè)的具體應用相結(jié)合的產(chǎn)物。3、嵌入式系統(tǒng)的硬件和軟件都必須高效率地設計,量體裁衣、去除冗余,力爭在同樣的硅片面積上實現(xiàn)更高的性能。4、嵌入式處理器的應用軟件是實現(xiàn)嵌入式系統(tǒng)功能的關鍵,對嵌入式處理器系統(tǒng)軟件和應用軟件的要求也和通用計算機有以下不同點。軟件要求固體化,大多數(shù)嵌入式系統(tǒng)的軟件固化

3、在只讀存儲器中;要求高質(zhì)量、高可靠性的軟件代碼;許多應用中要求系統(tǒng)軟件具有實時處理能力。5、嵌入式系統(tǒng)和具體應用有機的結(jié)合在一起,它的升級換代也是和具體產(chǎn)品同步進行的,因此嵌入式系統(tǒng)產(chǎn)品一旦進入市場,就具有較長的生命周期。6、嵌入式系統(tǒng)本身不具備自開發(fā)能力,設計完成以后用戶通常也不能對其中的程序功能進行修改,必須有一套開發(fā)工具和環(huán)境才能進行開發(fā)。第二章習題答案2.2 完成下列邏輯運算(1101+1.01 = 110.01(21010.001-10.1 = 111.101(3-1011.0110 1-1.1001 = -1100.1111 1(410.1101-1.1001 = 1.01(/11

4、 = 10001(6(-101.01/(-0.1 = 1010.12.3 完成下列邏輯運算(11011 01011111 0000 = 1111 0101(21101 00011010 1011 = 1000 0001(31010 10110001 1100 = 1011 01112.4 選擇題(1下列無符號數(shù)中最小的數(shù)是( A 。A.H(1,1011,0101(01A5B.B(3764C.D(2590D.O(2下列無符號數(shù)中最大的數(shù)是( B 。A.B(B.O(227C.H(143(96D.D(3在機器數(shù)( A 中,零的表示形式是唯一的。A.補碼B.原碼C.補碼和反碼D.原碼和反碼(4單純從理

5、論出發(fā),計算機的所有功能都可以交給硬件實現(xiàn)。而事實上,硬件只實現(xiàn)比較簡單的功能,復雜的功能則交給軟件完成。這樣做的理由是( BCD 。A.提高解題速度B.降低成本C.增強計算機的適應性,擴大應用面D.易于制造(5編譯程序和解釋程序相比,編譯程序的優(yōu)點是( D ,解釋程序的優(yōu)點是( C 。A.編譯過程(解釋并執(zhí)行過程花費時間短B.占用內(nèi)存少C.比較容易發(fā)現(xiàn)和排除源程序錯誤D.編譯結(jié)果(目標程序執(zhí)行速度快2.5通常使用邏輯運算代替數(shù)值運算是非常方便的。例如,邏輯運算AND將兩個位組合的方法同乘法運算一樣。哪一種邏輯運算和兩個位的加法幾乎相同?這樣情況下會導致什么錯誤發(fā)生?邏輯運算OR和兩個位的加法

6、幾乎相同。問題在于多個bit的乘或加運算無法用AND或OR運算替代,因為邏輯運算沒有相應的進位機制。2.6 假設一臺數(shù)碼相機的存儲容量是256MB,如果每個像素需要3個字節(jié)的存儲空間,而且一張照片包括每行1024個像素和每列1024個像素,那么這臺數(shù)碼相機可以存放多少張照片?每張照片所需空間為:1024*1024*3=3MB則256M可存照片數(shù)為:256MB/3MB85張。2.14某測試程序在一個40 MHz處理器上運行,其目標代碼有100 000條指令,由如下各類指令及其時鐘周期計數(shù)混合組成,試確定這個程序的有效CPI、MIPS的值和執(zhí)行時間。 CPI=(45000/*1+(32000/*2

7、+(15000/*2+(8000/*2=0.45*1+ 0.32*2+0.15*2+0.08*2=1.55MIPS=40/1.55=25.8執(zhí)行時間T=(*1.55*(1/(40*106 =15.5/4*10(-3= 3.875*10(-3s= 3.875ms2.15 假設一條指令的執(zhí)行過程分為“取指令”、“分析”和“執(zhí)行”三段,每一段的時間分別為t,2t和3t。在下列各種情況下,分別寫出連續(xù)執(zhí)行n條指令所需要的時間表達式。(1順序執(zhí)行方式T= (t+2t+3t*n=6nt(2僅“取指令”和“執(zhí)行”重疊當“取指令”和“執(zhí)行”重疊時,指令的執(zhí)行過程如圖所示: 第1條指令執(zhí)行完的時間:t1=t+2

8、t+3t=6t第2條指令執(zhí)行完的時間:t2= t1+5t=6t+5t*1第3條指令執(zhí)行完的時間:t3= t2+5t=6t+5t*2第n條指令執(zhí)行完的時間:tn= tn-1+t=6t+5t*(n-1=(1+5nt(3“取指令”、“分析”和“執(zhí)行”重疊當“取指令”、“分析”和“執(zhí)行”重疊時,指令的執(zhí)行過程如圖所示: 第1條指令執(zhí)行完的時間:t1=t+2t+3t=6t第2條指令執(zhí)行完的時間:t2= t1+3t=6t+3t*1第3條指令執(zhí)行完的時間:t3= t2+3t=6t+3t*2第n條指令執(zhí)行完的時間:tn= tn-1+3t=6t+3t*(n-1=(3+3nt“微處理器系統(tǒng)原理與嵌入式系統(tǒng)設計”第

9、三章習題解答3.1處理器有哪些功能?說明實現(xiàn)這些功能各需要哪些部件,并畫出處理器的基本結(jié)構圖。處理器的基本功能包括數(shù)據(jù)的存儲、數(shù)據(jù)的運算和控制等功能。其有5個主要功能:指令控制操作控制時間控制數(shù)據(jù)加工中斷處理。其中,數(shù)據(jù)加工由ALU、移位器和寄存器等數(shù)據(jù)通路部件完成,其他功能由控制器實現(xiàn)。處理器的基本結(jié)構圖如下: 3.2處理器內(nèi)部有哪些基本操作?這些基本操作各包含哪些微操作?處理器內(nèi)部的基本操作有:取指、間接、執(zhí)行和中斷。其中必須包含取指和執(zhí)行。取指包含微操作有:經(jīng)過多路器把程序計數(shù)器的值選送到存儲器,然后存儲器回送所期望的指令并將其寫入指令寄存器,與此同時程序計數(shù)器值加1,并將新值回寫入程序

10、計數(shù)器。間接有4個CPU周期,包含微操作有:第1周期把指令寄存器中地址部分的形式地址轉(zhuǎn)到地址寄存器中;第2周期完成從內(nèi)存取出操作數(shù)地址,并放入地址寄存器;第3周期中累加器內(nèi)容傳送到緩沖寄存器,然后再存入所選定的存儲單元。執(zhí)行包含微操作有:在寄存器中選定一個地址寄存器,并通過多路器將值送到存儲器;來自于存儲器的數(shù)據(jù)作為ALU的一個原操作數(shù),另一個原操作數(shù)則來自于寄存器組中的數(shù)據(jù)寄存器,它們將一同被送往ALU的輸入;ALU的結(jié)果被寫入寄存器組。中斷包含微操作有:保護斷點及現(xiàn)場,查找中斷向量表以確定中斷程序入口地址,修改程序指針,執(zhí)行完畢后恢復現(xiàn)場及斷點。3.3什么是馮諾伊曼計算機結(jié)構的主要技術瓶頸

11、?如何克服?馮諾伊曼計算機結(jié)構的主要技術瓶頸是數(shù)據(jù)傳輸和指令串行執(zhí)行。可以通過以下方案克服:采用哈佛體系結(jié)構、存儲器分層結(jié)構、高速緩存和虛擬存儲器、指令流水線、超標量等方法。3.5指令系統(tǒng)的設計會影響計算機系統(tǒng)的哪些性能?指令系統(tǒng)是指一臺計算機所能執(zhí)行的全部指令的集合,其決定了一臺計算機硬件主要性能和基本功能。指令系統(tǒng)一般都包括以下幾大類指令。:1數(shù)據(jù)傳送類指令。(2運算類指令 包括算術運算指令和邏輯運算指令。(3程序控制類指令 主要用于控制程序的流向。(4輸入/輸出類指令 簡稱I/O 指令,這類指令用于主機與外設之間交換信息。因而,其設計會影響到計算機系統(tǒng)如下性能: 數(shù)據(jù)傳送、算術運算和邏輯

12、運算、程序控制、輸入/輸出。另外,其還會影響到運算速度以及兼容等。3.9某時鐘速率為2.5GHz 的流水式處理器執(zhí)行一個有150萬條指令的程序。流水線有5段,并以每時鐘周期1條的速率發(fā)射指令。不考慮分支指令和亂序執(zhí)行帶來的性能損失。a同樣執(zhí)行這個程序,該處理器比非流水式處理器可能加速多少? b此流水式處理器是吞吐量是多少(以MIPS 為單位?a.=51p T nmS T m n =+-串流水速度幾乎是非流水線結(jié)構的5倍。b.2500MIPS p n T T =流水3.10一個時鐘頻率為2.5 GHz 的非流水式處理器,其平均CPI 是4。此處理器的升級版本引入了5級流水。然而,由于如鎖存延遲這

13、樣的流水線內(nèi)部延遲,使新版處理器的時鐘頻率必須降低到2 GHz 。(1 對一典型程序,新版所實現(xiàn)的加速比是多少? (2 新、舊兩版處理器的MIPS 各是多少?(1對于一個有N 條指令的程序來說:非流水式處理器的總執(zhí)行時間s N N T 990106.1105.2/(4(-=5級流水處理器的總執(zhí)行時間s N N T 991104(2102/(15(-+=-+=加速比=42.310+=N N T T ,N 很大時加速比3.2 (2非流水式處理器CPI=4,則其執(zhí)行速度=2500MHz/4=625MIPS 。5級流水處理器CPI=1,則其執(zhí)行速度=2000 MHz /1=2000 MIPS 。3.1

14、1隨機邏輯體系結(jié)構的處理器的特點是什么?詳細說明各部件的作用。隨機邏輯的特點是指令集設計與硬件的邏輯設計緊密相關,通過針對特定指令集進行硬件的優(yōu)化設計來得到邏輯門最小化的處理器,以此減小電路規(guī)模并降低制造費用。主要部件包括:產(chǎn)生程序地址的程序計數(shù)器,存儲指令的指令寄存器,解釋指令的控制邏輯,存放數(shù)據(jù)的通用寄存器堆,以及執(zhí)行指令的ALU 等幾個主要部分構成。3.13 什么是微代碼體系結(jié)構?微指令的作用是什么?在微碼結(jié)構中,控制單元的輸入和輸出之間被視為一個內(nèi)存系統(tǒng)。控制信號存放在一個微程序內(nèi)存中,指令執(zhí)行過程中的每一個時鐘周期,處理器從微程序內(nèi)存中讀取一個控制字作為指令執(zhí)行的控制信號并輸出。微指

15、令只實現(xiàn)必要的基本操作,可以直接被硬件執(zhí)行。通過編寫由微指令構成的微代碼,可以實現(xiàn)復雜的指令功能。微指令使處理器硬件設計與指令集設計相分離,有助于指令集的修改與升級,并有助于實現(xiàn)復雜的指令。3.14微碼體系結(jié)構與隨機邏輯體系結(jié)構有什么區(qū)別?(1 指令集的改變導致不同的硬件設計開銷。在設計隨機邏輯結(jié)構時,指令集和硬件必須同步設計和優(yōu)化,因此設計隨機邏輯的結(jié)構比設計微碼結(jié)構復雜得多,而且硬件和指令集二者中任意一個變化,就會導致另外一個變化。在微碼結(jié)構中,指令設計通過為微碼ROM 編寫微碼程序來實現(xiàn)的,指令集的設計并不直接影響現(xiàn)有的硬件設計。因此,一旦修改了指令集,并不需要重新設計新的硬件。 (2

16、從性能上比較隨機邏輯在指令集和硬件設計上都進行了優(yōu)化,因此在二者采用相同指令集時隨機邏輯結(jié)構要更快一些。但微碼結(jié)構可以實現(xiàn)更復雜指令集,因此可以用較少的指令完成復雜的功能,尤其在存儲器速度受限時,微碼結(jié)構性能更優(yōu)。3.15說明流水線體系結(jié)構中的5個階段的操作。能否把流水線結(jié)構分為6階段?如果可能,試給出你的方案。流水線若分為5個階段應包括:取指,譯碼,取操作數(shù),執(zhí)行,數(shù)據(jù)回寫流水線若分為6個階段應包括:取指,譯碼,取操作數(shù),執(zhí)行,存儲器操作,數(shù)據(jù)回寫5.10 用16K1位的DRAM 芯片組成64K8位存儲器,要求: (1 畫出該存儲器的組成邏輯框圖。(2 設存儲器讀/寫周期為0.5S, CPU

17、在1S內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理?兩次刷新的最大時間間隔是多少?對全部存儲單元刷新一遍所需的實際刷新時間是多少?(1組建存儲器共需DRAM芯片數(shù)N=(64K*8/(16K*1=4*8(片。每8片組成16K8位的存儲區(qū),A13A0作為片內(nèi)地址,用A15、A14經(jīng)2:4譯碼器產(chǎn)生片選信號,邏輯框圖如下(圖有誤:應該每組8片,每片數(shù)據(jù)線為1根 (2設16K8位存儲芯片的陣列結(jié)構為128行128列,刷新周期為2ms。因為刷新每行需0.5S,則兩次(行刷新的最大時間間隔應小于: 為保證在每個1S內(nèi)都留出0.5S給CPU訪問內(nèi)存,因此該DRAM適合采用分散式或異步式刷新方式,而不能采用

18、集中式刷新方式。若采用分散刷新方式,則每個存儲器讀/寫周期可視為1S,前0.5S用于讀寫,后0.5S用于刷新。相當于每1S刷新一行,刷完一遍需要1281S=128S,滿足刷新周期小于2ms的要求;若采用異步刷新方式,則應保證兩次刷新的時間間隔小于15.5S。如每隔14個讀寫周期刷新一行,相當于每15S刷新一行,刷完一遍需要12815S=1920S,滿足刷新周期小于2ms的要求;需要補充的知識:刷新周期:從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止的時間間隔。刷新周期通常可以是2ms,4ms或8ms。DRAM一般是按行刷新,常用的刷新方式包括:集中式:正常讀/寫操作與刷新操作

19、分開進行,刷新集中完成。特點:存在一段停止讀/寫操作的死時間,適用于高速存儲器。 (DRAM共128行,刷新周期為2ms,讀/寫/刷新時間均為0.5S分散式:一個存儲系統(tǒng)周期分成兩個時間片,分時進行正常讀/寫操作和刷新操作。特點:不存在停止讀/寫操作的死時間,但系統(tǒng)運行速度降低。 (DRAM共128行,刷新周期為128s,tm=0.5S為讀/寫時間,tr=0.5S為刷新時間,tc=1S為存儲周期異步式:前兩種方式的結(jié)合,每隔一段時間刷新一次,只需保證在刷新周期內(nèi)對整個存儲器刷新一遍。5.11若某系統(tǒng)有24條地址線,字長為8位,其最大尋址空間為多少?現(xiàn)用 S RAM2114(1K*4存儲芯片組成

20、存儲系統(tǒng),試問采用線選譯碼時需要多少個21 14存儲芯片?該存儲器的存儲容量=224 *8bit=16M字節(jié)需要SRAM2114(1K*4存儲芯片數(shù)目:1681602/320 14MK=組片組片注:上述分析有錯,采用線選譯碼,顯然用于字選的地址線應該為10根(對應于1k的芯片存儲容量,那么余下24-10=14根地址線可用于片選,因此需要SRAM2114(1K*4存儲芯片數(shù)目應該為:14組*2片/組=28片。5.12 在有16根地址總線的機系統(tǒng)中畫出下列情況下存儲器的地址譯碼和連接圖。(根據(jù)答案改的題目(1采用8K*8位存儲芯片,形成64KB存儲器。(2采用8K*8位存儲芯片,形成32KB存儲器

21、。(3采用4K*8位存儲芯片,形成16KB存儲器。由于地址總線長度為16,故系統(tǒng)尋址空間為16264K bit =位寬位寬(18K*8位存儲芯片字選地址長度為13,64KB 存儲器需要8個8K*8位存儲芯片,故總共需要3根地址總線用于片選,地址譯碼為: 其連線圖如下: A0A12(28K *8位存儲芯片地址長度為13,32KB 存儲器需要4個8K *8位存儲芯片故總共需要15根地址總線,地址譯碼為: 其連線圖如下: A0A12(34K *8位存儲芯片地址長度為12,16KB 存儲器需要4個4K *8位存儲芯片故總共需要14根地址總線,地址譯碼為: 其連線圖如下: 方案一: A15A14注:Q1

22、、Q2、Q3、Q4要有有效輸出,則須C 口輸入為0,此時須確保為0時C 口輸入為0,則A14、A15信號線之后須用一個或門。方案二: A12注:Q0、Q1、Q2、Q3分別對應A15、A14、A13分別取000、001、010、011時的值,可通過A12進行選擇,上圖有錯(不對應答案中的地址;上圖的地址應該是:第一片0000(A15、A14、A13、A12,第二片0011(A15、A14、A13、A12,第三片0100(A15、A14、A13、A12,第四片0111(A15、A14、A13、A12;正確的連法應該是第一、二片均從Q0接,而不是分別接Q0、Q1;第三、四片均接Q1,而不是分別接Q2

23、、Q3。若上圖中片選CS低電平有效,則應該采用或門(地址會產(chǎn)生變動。5.13試為某8位計算機系統(tǒng)設計一個具有8KB ROM和40KB RAM的存儲器。要求ROM用EPROM芯片2732組成,從0000H地址開始;RAM用SRAM芯片6264組成,從4000H地址開始。查閱資料可知,2732容量為4K8(字選線12根,6264容量為8K8(字選線13根,因此本系統(tǒng)中所需芯片數(shù)目及各芯片地址范圍應如下表所示: 硬件連線方式之一如下圖所示: 說明:8位微機系統(tǒng)地址線一般為16位。采用全譯碼方式時,系統(tǒng)的A 0A 12直接與6264的13根地址線相連,系統(tǒng)的A 0A 11直接與2732的12根地址線相

24、連。片選信號由74LS138譯碼器產(chǎn)生,系統(tǒng)的A 15A 13作為譯碼器的輸入。各芯片的數(shù)據(jù)總線(D 0D 7直接與系統(tǒng)的數(shù)據(jù)總線相連。 各芯片的控制信號線(RD 、WR 直接與系統(tǒng)的控制信號線相連。5.14試根據(jù)下圖EPROM 的接口特性,設計一個EPROM 寫入編程電路,并給出控制軟件的流程。 +12V高位地址譯碼編程控制信號07D D 07A A RDEPROM 寫入編程電路設計如下圖所示: +12V控制軟件流程: (1 上電復位;(2 OE 信號為電平”1”無效(寫模式,PGM 信號為電平”0”有效(編程控制模式,軟件進入編程狀態(tài),對EPROM 存儲器進行寫入編程操作;(3 高位地址譯

25、碼信號CE 為電平”1”無效,對存儲器對應0000H3FFFH 地址的數(shù)據(jù)依次進行寫入操作(其中高位地址為0、低位地址013A A 從0000H 到3FFFH 依次加1寫入的值為數(shù)據(jù)總線D 0D 8對應的值。(4 高位地址譯碼信號CE 為電平”0”有效,對存儲器對應4000H7FFFH 地址的數(shù)據(jù)依次進行寫入操作(其中高位地址為1,低位地址013A A 從0000H 到3FFFH 依次加1寫入的值為數(shù)據(jù)總線D 0D 8對應的值。(5 存儲器地址為7FFFH 時,寫入操作完成,控制軟件停止對EPROM 的編程狀態(tài),釋放對OE 信號和PGM 信號的控制。5.15試完成下面的RAM 系統(tǒng)擴充圖。假設

26、系統(tǒng)已占用0000 27FFH 段內(nèi)存地址空間,并擬將后面的連續(xù)地址空間分配給該擴充RAM 。A15 A14 A13 A12 A11 系統(tǒng) A10 譯碼器輸出 /Q0 /Q1 /Q2 /Q3 /Q4 /Q5 A15A14 00 A13 0 0 0 0 1 1 A12 0 0 1 1 0 A11 0 1 0 1 0 A10A0 1 0 1 11 0 1 地址空間 0000H07FFH 0800H0FFFH 1000H17FFH 1800H1FFFH 2000H27FFH 2800H2BFFH 2C00H2FFFH /Q6 /Q7 1 1 1 1 0 1 下面方案的問題： 1 地址不連續(xù)，驅(qū)動設計

27、可能會比較麻煩； 2 地址重復，浪費系統(tǒng)地址空間； 3 不容易理解，實際上使用可能會有問題； 5.16 某計算機系統(tǒng)的存儲器地址空間為 A8000HCFFFFH，若采用單片容量為 16K*1 位的 SRAM 芯片， （1）系統(tǒng)存儲容量為多少？ （2）組成該存儲系統(tǒng)共需該類芯片多少個？ （3）整個系統(tǒng)應分為多少個芯片組？ （1）該計算機系統(tǒng)的存儲器地址空間為 A8000HCFFFFH，系統(tǒng)存儲容量為： (D0000H-A8000H 8bit=28000H*8bit=160KB （2）單片容量為 16K*1 為的 SRAM 芯片的存儲容量為 16Kbit=2KB 組成該存儲系統(tǒng)共需該類芯片 160

28、KB/2KB=80 個 （3）題目未給出該系統(tǒng)的數(shù)據(jù)位寬為多少，此處設為 8bit 位寬 則每組芯片組需要 8 個單片容量為 16K*1 為的 SRAM 芯片 所有整個系統(tǒng)應分為 80/8=10 個芯片組。 5.17 由一個具有 8 個存儲體的低位多體交叉存儲體中，如果處理器的訪存地 址為以下八進制值。求該存儲器比單體存儲器的平均訪問速度提高多少（忽 略初啟時的延時）？ （1）10018，10028，10038，11008 （2）10028，10048，10068，12008 （3）10038，10068，10118，13008 此處題目有誤，10018 應為 10018 ，依次類推 低位多體

29、交叉存儲體包含 8 個存儲體，故處理器每次可同時訪問相鄰 8 個地址的數(shù)據(jù) （1）訪存地址為相鄰地址，故存儲器比單體存儲器的平均訪問速度提高 8 倍； （2）訪存地址為間隔 2 個地址，故存儲器比單體存儲器的平均訪問速度提高 4 倍； （3）訪存地址為間隔 3 個地址，但訪存地址轉(zhuǎn)換為十進制數(shù)為 3、6、9、12、15、18、 21、24、27，分別除 8 的余數(shù)為 3、6、1、4、7、2、5、0、3，故存儲器比單體存儲 器的平均訪問速度提高 8 倍。 注：如果是 8 體交叉存儲體，則低 3 位二進制用于片選，高位用于字選。 八進制到二進制的轉(zhuǎn)換為一位八進制對應于三位二進制。 (1 轉(zhuǎn)為二進制則為 001 000 000 001 001 000 00