1、 折疊式共源共柵運算放大器 目 錄一 摘要2二電路設計指標 3三電路結構3四手工計算7五仿真驗證10六結論12七收獲與感悟12八參考文獻13 摘 要 運算放大器在現代科技的各個領域得到了廣泛的應用，針對不同的應用領域出現了不同類型的運放。本文完成了一個由pmos作輸入的放大器。vdd為3.3v，負載電容為1pf，增益Av大于80dB，帶寬GBM大于100MHz的放大器。輸出級采用共源級結構以提高輸出擺幅及驅動能力，為達到較寬的帶寬，本文詳細分析推導了電路所存在的極零點，共源共柵鏡像電流源產生Ibias。選擇P溝道晶體管的寬度和長度，使得它們的m g 和ds r 與N溝道晶體管的情況相匹配。 關

2、鍵字：運算放大器、共源共柵級、極點 Abstract Operation amplifiers are widely used in many field s nowadays。All kinds of differential operation amplifiers appear f6r special applicationOne basic cell of which is fully differential operation amplifiers is designed in the thesisPower Supply 3.3v，load capacitor 1pf，Gain8

3、0dB，GBM100MHz。The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。Choose pmos w/l to make their mg and dsr which can match with nmos

4、。Kay words：Operation amplifiers、common source common gate、pole 二、 電路設計指標“理想運放具有以下的特性：無限大的輸入阻抗和輸出電流；無限大的轉換速率和開環增益；無噪聲、失調、功耗浪費和信號失真；無負載、頻率和電源電壓的限制川。事實上，沒有運放能達到以上所有的特性。在實際的設計中，運放參數中的大多數都會互相牽制，這將導致設計變成一個多維優化的問題。 Design an operation amplifier, with PMOS input Power Supply: VDD = 3.3V Load Capacitor: COUT

5、 = 1pF Requirements: Gain: AV > 10000 (80dB) Gain Bandwidth: GBW > 100MHz Phase Margin: PM » 60° Slew rate: SR> 10V/us Settling time: <1us 三 電路結構 原理圖繪制如圖1， 兩級運放主體結構可以看成兩個單級放大器 ，折疊共源共柵差分輸入級和共源增益輸出級, 輔助電路為偏置電路和頻率補償電路. 差分輸入級采用折疊共源共柵結構輸入對管,PMOS 高擺幅電流鏡負載; 共源級采用NMOS 放大管, PMOS 管作有源負載;

6、 輸出級驅動電容負載CL;一個電容Cc 構成頻率補償電路.該運放的工作原理: 信號由折疊共源共柵差分對管兩端輸入, 差模電壓被轉化為差模電流, 差模電流作用在電流鏡負載上又轉化成差模電壓, 信號電壓被第一次放大后由共源共柵結構被轉化為單端輸出, 隨即進入共源級再一次被放大后從漏端輸出驅動電容負載.1.電路結構 折疊式共源共柵放大器電路圖 密勒補償技術在共源共柵運放結構中可以有的兩種具體實現形式: 一種形式是將補償電容Cc 連接在運放輸出節點X 與運放第一級輸出節點Y 之間,這也是傳統的密勒補償電容的一般的連接方法; 另一種形式是將補償電容Cc 置于輸出節點X 與折疊共源共柵連接形式的第一級中的

7、共源共柵器件的源極節點Z 之間, 前后兩種連接方式分別稱為直接密勒補償電路和共源共柵密勒補償電路. 圖22.極點分析 忽略溝道長度調制效應和體效應以及除密勒電容和負載電容之外的電路寄生電容對電路進行初步分析,可以得到共源共柵密勒補償的兩級運放電路小信號等效電路如圖：圖3 共源共柵密勒補償的兩級運放電路小信號等效電路 可以得到直接密勒補償電路的傳遞函數假定其主極點和第一次極點滿足這樣的關系: , 即主極點遠小于第一次極點, 那么主極點為: 從而, 第一次極點為; 由上面的傳遞函數, 還可以得到運放系統的零點為: 同理可得, 共源共柵密勒補償電路( 補償電容連接在輸出節點X 與共源共柵器件MN3

8、源極節點Y之間) 的傳遞函熟. 第一次極點為，零點為Wz= 一般情況下，這是比wz大得多的數值. 主極點不變, 次極點變大的結果是, 系統幅頻特性曲線直到次極點處都不變, 相頻特性十倍主極點頻率之后的部分向高頻方向平移. 文中的共源共柵密勒補償電路將系統RHP 零點相對于直接密勒補償電路移動到了頻率更高的地方, 極大地增加了相位域度, 大大降低了密勒補償電容形成的前饋通路對系統的不良影響.3.增益分析該運算放大器存在兩級：(1)Cascode級增大直流增益(2)共源級放大器增益。 第一級增益: A1=-Gm1Ro1=-gm1（ro1+ro10）/ro9） 第二級增益：A2=-Gm2Ro2=-g

9、m12（ro12/ro13） 整個放大器增益 A=A1A2=gm1gm12（ro1+ro10）/ro9）(ro12/ro13)80DB 4.擺率分析定義轉換速率sR：輸入級 4、相位裕度60度，增益帶寬積100MHZ假設運放只有兩個極點。由于密勒補償電容Cc的存在，p1和p2將會分開的很遠。假定，這樣在單位增益帶寬頻率處第一極點引入-90度相移，整個相位裕量是60度。所以第二極點在單位增益帶寬頻率處的相移是-30度。PM60度，開環增益A=A1A2=gm1gm12（ro1+ro10）/ro9）(ro12/ro13)，為得到高的增益帶寬積，應該使非主極點最大化。(1) 補償電容引入的主極點：(2

10、) 輸出極點：該極點主要是由輸出電容Cl引起的。5、設計電路的優缺點： 1) 優點 a. 輸入共模范圍大。由于采用了PMOS折疊式差分輸入結構，輸入共模范圍可以做到很大，甚至可以低于地電位VSS。 b. 輸出擺幅大。第一級折疊式差分結構克服了套筒式結構的缺點，輸出范圍本身就已經可以很大。同時，有第二級放大結構的存在，輸出范圍可以進一步增大，以達到全擺幅輸出。 c. 開環增益高。共源共柵結構的輸出電阻很高，如果加上自舉電路部分則更進一步提高了開環增益。同時又是兩級放大，因此開環增益可以做到很高。 d. 穩定性好。雖然采用了差轉單結構增加了一個鏡像極點，但與同時帶來的鏡像零點共同作用使得其影響可以

11、忽略。電路中采用了密勒補償，提高了相位裕度，增加了電路穩定性。 2) 缺點 a. 功耗較大。折疊式差分結構由于增加了一條支路，電源輸出電流要更多一些。同時第二級放大電路為配合頻率補償需要增加其跨導，這也在一定程度上增加了功耗。 b. 結構復雜度較高。相比于單級放大電路和簡單差分結構，這里的電路結構較為復雜，所需的偏置電壓也較多，設計起來需要考慮的因素也很多。 四、手工計算1）工藝參數（忽略二級效應）：2) 設定基本參數 設計過程中首先設定了密勒電容值Cc0.22Cl，為保證全擺幅輸出，Cc=10pf。M13 管的過驅動電壓應該很小，因此令偏置電壓，而其余偏置電壓可粗略設定，通過改變相應管子的尺

12、寸進行細調。這里設定Vb1=2.2，Vb2=1.4，Vb3=2.0。3） 確定運放偏置電流 M10 和M11 兩管作為電流源，其流過的電流應足以應付大幅度輸入電壓的要求，故這里令I10=I11=100uA.4) 確定兩極跨導值根據設計指標的要求GBW >100MHZ,以及GBW =gm1/(6.28Cc),考慮留有一定裕度，故令gm1=0.283ms.由穩定性要求，考慮留有一定裕度，故令gm2=5ms.5) 確定各管尺寸以下對各管尺寸進行手工推導。 M1、2 管的尺寸： M9 管的尺寸： M10、11 管的尺寸：假定M12 管的過驅動電壓為0.3V，得到M12 管的尺寸為： 從而確定了于

13、是M13 管的尺寸為： M3、4 管流經的電流,估計其源端電壓在 0.7V 左右，并考慮襯偏效應， 可得到其尺寸為： 設定M5、6 管的過驅動電壓為0.25V，則其尺寸為： 估計M7、8 管的源端電壓為2.5V，并考慮襯偏效應，可得到其尺寸為： 5) 設計電流鏡偏置偏置電路部分的結構是根據具體所需的偏壓而設計的。偏置電路的結構與需要偏置電壓的部分應保持結構相同，即采用電流鏡結構，這樣在溫度上升或者閾值電壓減小時二者的變化規律一致。 這里需要提及的是Vb2 和Vb3 兩個電壓。首先根據運放中被偏置的電路結構確定Vb2 應由PMOS 電流鏡偏置，Vb3 應由NMOS 電流鏡偏置。而，故采用了原理圖

14、中所示的偏置結構，其中M19 管工作在線性區。另一方面， ，故采用了原理圖中所示的偏置結構。 為精確得到所需的偏置電壓，各管的具體尺寸需要在仿真中不斷修改。 > 五 仿真驗證*netlist*Cascode opamp simulation.inc'spice.lib'.option postvinn vinn 0 dc 1 ac 1 0vinp vinp 0 dc 1 ac 0 180vdd vdd 0 3.3 cout vout 0 1pM1 n2 vinp n3 vdd cmosp w=400u l=8u M2 n1 vinn n3 vdd cmosp w=400u

15、 l=8u M3 n5 b3 n1 0 cmosn w=8u l=1uM4 n4 b3 n2 0 cmosn w=8u l=1u M5 n7 n5 vdd vdd cmosp w=80u l=1u M6 n6 n5 vdd vdd cmosp w=80u l=1u M7 n5 b2 n7 vdd cmosp w=20u l=1uM8 n4 b2 n6 vdd cmosp w=20u l=1uM9 n3 b1 vdd vdd cmosp w=200u l=5u M10 n1 b4 0 0 cmosn w=80u l=2u M11 n2 b4 0 0 cmosn w=80u l=2u M12 vo

16、ut n4 vdd vdd cmosp w=70u l=2u M13 vout b4 0 0 cmosn w=92.8u l=4ucc vout n2 10pVb1 b1 0 2.2Vb2 b2 0 1.4Vb3 b3 0 2.0Vb4 b4 0 0.92.op.dc vinn 0 3.3 0.1.probe dc v(vout).ac dec 10 1 10G.probe ac vdb(vout) vp(vout).tran 0.1u 50be tran vdb(vout).pz v(vout) vinn.end輸出電壓相位和增益波形：輸出直流電壓圖：六、結論1.根據題目要求利用p

17、mos作為輸入設計的放大器。放大器的增益在80dB以上，帶寬大100MHz，輸入級采用折疊- 共源共柵結構的兩級運算放大器的兩種補償方法, 進行了電路結構、小信號等效電路以及傳遞函數等方面的分析與比較.2. 完成了在0. 18um CMOS 工藝下的電路仿真. 結果表明, 與直接密勒補償電路相比, 在直流增益、共模抑制比、電源抑制比等性能參數相近的情況下, 共源共柵密勒補償電路具有更穩定的頻率響應特性、更大的擺率和更小的信號建立時間等特點.3. 輸出結果不很完美，但通過本次試驗，我們提高了自己動手解決實際問題的能力，增進了對運算放大器本質的理解，受益匪淺。七、收獲與感悟 模擬集成電路分析與設計是一門實踐性與設計性都很強的一門課，一次綜合性的仿真實驗，需要我們將所學幾乎所有方面的知識點緊密地結合在一起，在實踐中不斷考慮各種影響因素，分析各種解決辦法。這對于訓練我們的工程素養是大有裨益的。如果沒有前期的手工計算，而是完全盲目地修改參數，那么結果無疑是要失敗的。提高開環增益往往意味著3dB帶寬的下降，穩定性的提高又常常是以增益帶寬積下降為代價。擺率、功耗、速度、面積，各種指標彼此之間形成一個網狀，真可謂“牽一