1、ISA(PC/104 總線信號時序簡介 SBS Science & Technology Co., Ltd. APPN-002 ISA(PC/104總線信號時序簡介 目錄 1.0 ISA概況 2.0 ISA文獻 2.1 ISA規范 2.2 ISA書籍 3.0 ISA結構形式 4.0 PC/104結構形式 5.0 ISA信號描述 6.0 ISA時序圖 7.0 ISA信號用法 8.0 ISA連接器引腳 9.0 PC/104總線連接引腳 盛博科技 1 APPN-002 ISA(PC/104總線信號時序簡介 1.0 ISA 概況 ISA總線 即工業標準結構 Industry Standard

2、Architecture 十世紀八十年代早期IBM在佛羅里達州Boca Raton研發實驗室 出的個人電腦 其中包括了8位ISA總線 1984年 最早起源于二 IBM于1981年推 IBM推出了PC-AT 這是第一 個全面實現16位結構的ISA總線 IBM最初命名的 AT總線 首先被記錄于IBM出版的 The PC-AT Technical Reference 上 此書包括了圖表和BIOS清單 這樣類似于康柏的其它公司很容易 就生產出了IBM兼容的產品 由于IBM將 AT總線”作為一項商標進行保護 其 它生產兼容IBM產品的公司就不能使用 AT總線 這個名稱 結果 人們在行業 中創造了 ISA

3、 并將其作為這種總線的新名稱 這個名稱最后被包括IBM在 內的所有公司采用 盡管 The PC-AT Technical Reference 包含了詳細的圖表和BIOS清單 但其 因未包含嚴格的時序 規范及其它必要條件而未成為一個很好的總線規范 結果 對ISA各種各樣的實現造成了一些產品之間的兼容性問題 的問題 迄今為止 漸漸形成了許多ISA總線規范 但是不幸的是 為了減輕因兼容造成 這些規范也不盡相同 沒有產生出一個完全統一的ISA總線規范 2.0 ISA 文獻 2.1 ISA 規范 有關ISA總線規范的文檔有如下幾篇 EISA Specification, Version 3.12這篇文檔

4、包括ISA總線規范 并規定了 擴展工業標準結構 定義了ISA總線上32位擴展 IEEE Draft Standard P996 這篇文檔描寫了標準PC類系統的機械和電 子規范 通過/.付費可以向IEEE訂購 PS/2 Technical Reference 這篇來自IBM的文檔內容包括在一些IBM計 算機PS/2線上使用ISA總線的信號定義和時序圖 2.2 ISA書籍 兩本對ISA總線進行了詳細描述的書是 ISA & EISA Theory and Operation, by Edward Solari. (Annabooks (ISBN

5、 0-929392-15-9 ISA System Architecture, by Don Anderson and Tom Shanley. (MindShare (ISBN 0-201-40996-8 盛博科技 2 APPN-002 ISA(PC/104總線信號時序簡介 3.0 ISA結構形式 8 位卡: (At the card (At the computer 16 位卡: (At the card (At the computer 盛博科技 3 APPN-002 ISA(PC/104總線信號時序簡介 4.0 PC/104結構形式 與ISA板不同 義相同 PC/104 8位/16位總

6、線模塊具有同樣尺寸 全為地 Gnd 與ISA板總線信號定 但多A32/B32;C0/D0;C19/D19引腳 盛博科技 4 5.0 ISA 信號描述SA19-SA0System Address地址位19:0用于對系統中內存和I/O設備的尋址內存尋址時使用SA19:SA0配合LA23:LA17 能尋址多達16兆的內存I/O尋址中只使用 低16位,可以用來定位64K的I/O地址SA19是最高位SA0為最低位地址信 號在BALE為高時有效而由BALE的下降沿鎖定通過讀或寫命令使信號保 持有效這些信號通常由系統微處理器或DMA控制器驅動但也可以由ISA 擴展板的Bus Master 來取得ISA總線的

7、控制權 LA23-LA17Unlatched Address23:17位是系統中內存地址它們和SA19:SA0可以共同尋 址多達16兆的內存當BALE為高時這些信號才有效由于它們是非鎖存的故在整個總線周期中它們并不總是保持有效狀態用BALE下降沿鎖存這些信號的譯碼 AENAddress Enable 用于DMA傳送過程中關閉總線系統微處理器和其它設備的傳送通道當AEN有效時總線上的地址數據和讀寫信號由DMA控制器控 制ISA擴展板的片選譯碼應包含AEN信號以防止DMA周期中出現不正確 的片選 BALEBuffered Address Latch Enable 用來鎖存LA23:LA17信號或者

8、譯碼這些信號BALE下降沿用于鎖存LA23:LA17在DMA周期中BALE被強制為高此信號與AEN并用時表明一個有效的微處理器或DMA地址 CLKSystem Clock 是一個自行運轉的時鐘它的頻率一般在7MHz到10MHz之間該頻率值在ISA標準中并未嚴格定義系統時鐘在一些ISA板的應用中保證與 系統微處理器的同步工作 SD15 - SD0System Data SD15:SD0是ISA總線上的數據總線其中SD15是最高位SD0是 最低位8位設備的數據傳送通過SD7:SD0來完成SD15:SD0則用于傳送16位 設備的數據當16位設備向8位設備傳送數據時需將16位信號轉換成兩個8位周期通過

9、SD7:SD0來進行傳送 -DACK0 to -DACK3 and -DACK5 to -DACK7DMA Acknowledge0:3和5:7分別被用來確認DRQ0:DRQ3和DRQ5:DRQ7的DMA請求 DRQ0 to DRQ3 and DRQ5 to DRQ7DMA Requests用于ISA板向DMA控制器提出服務請求或者Bus Master設備申請總線控制權的請求多個DMA請求可能同時斷定有效發出請求的設備 必須保持請求信號有效直到系統板發出相應的DACK信號 -I/O CH CKI/O Channel Check I/O CH CK由ISA板生成進而引發非屏蔽中斷當它有效 時表明

10、發現了不可恢復的錯誤 I/O CH RDYI/O Channel Ready允許較慢速ISA板通過插入等待狀態延長I/O或內存讀寫周期I/O CH RDY通常處于高就緒ISA板將I/O CH RDY拉低未準備 好以插入等待狀態使用I/O CH RDY插入等待狀態的設備需可以完成讀寫 周期時地址譯碼和讀/寫信號有效后立即使I/O CH RDY信號為低當設備釋放I/O CH RDY回高 -IORI/O Read 由總線控制設備驅動并且指令所選的I/O設備將數據讀到數據總 線上 -IOWI/O Write由總線控制設備驅動指令所選的I/O設備從數據總線上獲取數據IRQ3 to IRQ7 and IR

11、Q9 to IRQ12 and IRQ14 to IRQ15 Interrupt Requests 向系統微處理器發出信號提示來自ISA板的請求當IRQ 線由低向高跳變時產生中斷請求請求必須一直保持為高直到CPU通過其中斷服務程序確認了這個請求請求有不同的優先權來自IRQ9:IRQ12 IRQ14 :IRQ15的請求優先被處理IRQ9優先級最高而來自IRQ3:IRQ 7 的請求較后處理IRQ7優先級最低 -SMEMRSystem Memory Read 指令一個所選定的Memory設備將數據送到數據總線 該信號僅在對1M以內的Memory空間讀時才有效SMEMR來源于MEMR及低于1兆的存儲譯

12、碼 -SMEMWSystem Memory Write 指令將當前數據總線上的數據寫入一個所選定的Memory設備該信號僅在對1M以內的Memory空間寫時才有效SMEMR來源于MEMR及低于1兆的存儲譯碼 -MEMRMemory Read 指令將一個所選定的Memory設備數據讀出送到數據總線它在整個Memory存儲讀周期中都有效 -MEMWMemory Write指令將當前數據總線上的數據存儲到一個所選定的Memory設備中它在整個Memory存儲寫周期中都有效 -REFRESHMemory Refresh該信號為低時表明正在進行內存刷新操作 OSCOscillator 是一個時間段為70

13、毫微秒的時鐘(14.31818 MHz該信號與系統時鐘不同步 RESET DRVReset Drive在電源開啟或系統復位時來復位或初始化系統邏輯高電平有效TCTerminal Count 在DMA通道操作中當計數完成時產生的終端計數信號 -MASTERMaster 和DRQ線一起獲得ISA板上ISA總線的控制權當接收到一個DACK 后設備將MASTER信號拉低使得其獲得系統地址數據和控制線的控制 權在此狀態下設備將在驅動地址和數據線之前等待一個時鐘周期在讀/ 寫命令之前等待兩個時鐘周期 -MEM CS16Memory Chip Select 16 ISA板將該信號拉低以指示這是一個16位的M

14、emory讀寫操作它由LA23:LA17地址線譯碼來驅動 -I/O CS16I/O Chip Select 16 I/O設備將該信號拉低以指示這是一個16位的Memory讀寫操作它由SA15:SA0地址線譯碼來驅動 -0WSZero Wait State 由一個總線從設備驅動使其拉低說明不插入任何額外等待 狀態即可完成一個總線周期完成一個無需等待的16位Memory周期-OWS 由地址譯碼產生 -SBHESystem Byte High Enable該信號為低時表明數據在數據總線高位部分傳送(D15 至 D8 6.0 ISA總線時序圖8位 I/O 總線周期_BALE _| |_ _ _ _ S

15、A(15:0 _><_><_ -SBHE_ _ -IOR/W |_|_ SD(7:0 -<_>- (READ_ SD(7:0 -<_>- (WRITE_ _ _ _ _ _ _ _ _ _ _ _ _ _ I/OCHRDY |_|8位Memory總線循環_BALE _| |_ _ _ _ LA(23:17 _><_><_ _ _ _ SA(19:0 _><_><_ _ _ -MEMR/W |_|_ SD(7:0 -<_>- (READ_ SD(7:0 -<_>- (WRITE

16、_ _ _ _ _ _ _ _ _ _ _ _ _ _ I/OCHRDY |_|16位I/O總線周期_BALE _| |_ _ _ _ SA(15:0 _><_><_ _ _ -IOCS16 |_|_ _ -IOR/W |_|_SD(15:0 -<_>- (READ_SD(15:0 -<_>- (WRITE_ _ _ _ _ _ _ _ _ _ _ _I/OCHRDY |_|16位Memory總線周期1個或多個等待狀態 _BALE _| |_ _ _ _ LA(23:17 _><_><_ _ _ _ SA(19:0 _&g

17、t;<_><_ _ _ -MEMCS16 |_|_ _ -MEMR/W |_|_SD(15:0 -<_>- (READ_SD(15:0 -<_>- (WRITE_ _ _ _ _ _ _ _ _ _ I/OCHRDY |_|6位Memory總線周期0等待狀態 _BALE _| |_ _ _ _ LA(23:17 _><_><_ _ _ _ SA(19:0 _><_><_ _ _ -MEMCS16 |_|_ _ -0WS |_|_ _ -MEMR/W |_|_SD(15:0 -<_>- (REA

18、D_SD(15:0 -<_>- (WRITEDMA讀_DRQ(n _| |_ _ _ -DACK(n |_|_AEN,BALE _| |_ _ _ _ SA(15:0 _><_><_ -SBHE_ _ _ SA(19:16 _><_><_ LA(23:17_ _ -MEMR |_|_SD(15:0 -<_>- _ _ -IOW |_|_TC _| |_ _ _ I/OCHRDY |_|DMA寫_DRQ(n _| |_ _ _ -DACK(n |_|_AEN,BALE _| |_ _ _ _ SA(15:0 _><

19、;_><_ -SBHE_ _ _ SA(19:16 _><_><_ LA(23:17_ _ -IOR |_|_SD(15:0 -<_>- _ _ -MEMW |_|_TC _| |_ _ _ I/OCHRDY |_|Bus Master周期_DRQ(n _| |_ _ _ -DACK(n |_|_ _ -MASTER |_|_ _ AEN _| |_| |_ _ BALE _| |_ _ _ _ SA(19:0 _><_><_ -SBHE_ _ _ LA(23:17 _><_><_ _ -IOR,-

20、IOW |_|-MEMR,-MEMW_SD(15:0 -<_>-內存刷新周期_ _ -REFRESH |_|_ _ _ SA(9:0 _><_><_ _ _ -SMEMR |_|_ _ _ _ _ _ I/OCHRDY |_|7.0 ISA信號用法圖例I/O = 輸入/輸出I = 輸入O = 輸出- = 不需要的信號I/O出現在括號里表明這個信號是可選信號 下表是ISA系統板上典型的信號使用情況 Signal Name System Board Usage Signal Name System BoardUsageAEN O-MEM CS16 I/O BAL

21、E O-MEMR I/O CLK O-MEMW I/O -DACK O OSC O DRQ I-REFRESH I/O -IO CS16 I RESET DRV O -I/O CH CK I SA I/O I/O CH RDY I/O SD I/O -IOR I/O-SBHE I/O -IOW I/O-SMEMR I/O IRQ I-SMEMW I/O LA I/O TC I/O -MASTER I-0WS I下表是ISA擴展板上典型的信號使用的情況 Signal Name ISA BusMasterISA 16-bitMem SlaveISA 16-bitI/O SlaveISA 8-bit

22、Mem SlaveISA 8-bitI/O SlaveISA DMADeviceAEN -I-I-BALE -I-(I-CLK (I(I(I(I(I(I -DACK I-I DRQ O-O -IO CS16 I-O-I/O CH CK(O(O(O(O(O(O I/O CH DY I(O(O(O(O-IOR O-I-I I -IOW O-I-I I IRQ (O(O(O(O(O(O LA(23:17 O I-(I-MASTER O-MEM CS16 I0-MEMR O I-(I-MEMW O I-(I-OSC (I(I(I(I(I(I -REFRESH (OI-I-RESET DRV I I I

23、 I I I SA(16:0 O I I I I-SA(19:17 -(I-(I-SD(7:0 I/O I/O I/O I/O I/O I/O SD(15:8 I/O I/O I/O-(I/O -SBHE O I I-SMEMR -I-SMEMW -I-TC -(I -0WS -(O-(O(O-APPN-002 ISA(PC/104總線信號時序簡介 8.0 ISA 連接引腳 Signal Name Pin Pin Signal Name Ground +5 V dc IRQ 9 -5 V dc DRQ2 -12 V dc -0WS +12 V dc Ground -SMEMW -SMEMR -

24、IOW -IOR -DACK3 DRQ3 -DACK1 DRQ1 CLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 -DACK2 TC BALE +5 V dc OSC Ground B1 A1 -I/O CH CK SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 AEN SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0 B3 A3 B4 A4 B5 A5 B6 A6 B7 A7 B8 A8 B9 A9 B11 A11 B12 A12 B13

25、 A13 B14 A14 B15 A15 B16 A16 B17 A17 B18 A18 B20 A20 B21 A21 B22 A22 B23 A23 B24 A24 B25 A25 B26 A26 B27 A27 B28 A28 B29 A29 B30 A30 B31 A31 Key RESET DRV B2 A2 Signal Name Pin Pin Signal Name -MEM CS16 D1 C1 -IO CS16 IRQ10 IRQ11 IRQ12 IRQ15 IRQ14 -DACK0 DRQ0 -DACK5 DRQ5 -DACK6 DRQ6 -DACK7 DRQ7 +5 V

26、 dc Ground D2 C2 D3 C3 D4 C4 D5 C5 D6 C6 D7 C7 D8 C8 D9 C9 D10 C10 D11 C11 D12 C12 D13 C13 D14 C14 D15 C15 D16 C16 D18 C18 -SBHE LA23 LA22 LA21 LA20 LA19 LA18 LA17 -MEMR -MEMW SD08 SD09 SD10 SD11 SD12 SD13 SD14 SD15 B10 A10 I/O CH RDY -MASTER D17 C17 -REFRESH B19 A19 盛博科技 15 APPN-002 ISA(PC/104總線信號時

27、序簡介 9.0 PC/104總線引腳 引腳 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31 A32 信號名 -IOCHCK SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 IOCHRDY AEN SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0 GND 用途 Bus NM

28、I input Data Bit 7 Data Bit 6 Data Bit 5 Data Bit 4 Data Bit 3 Data Bit 2 Data Bit 1 Data Bit 0 Processor Ready Ctrl Address Enable Address Bit 19 Address Bit 18 Address Bit 17 Address Bit 16 Address Bit 15 Address Bit 14 Address Bit 13 Address Bit 12 Address Bit 11 Address Bit 10 Address Bit 9 Addr

29、ess Bit 8 Address Bit 7 Address Bit 6 Address Bit 5 Address Bit 4 Address Bit 3 Address Bit 2 Address Bit 1 Address Bit 0 Ground P1A In/Out IN I/O I/O I/O I/O I/O I/O I/O I/O IN I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O N/A PC/104 總線接口 盛博科技 16 APPN-002 ISA(P

30、C/104總線信號時序簡介 引腳 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13 B14 B15 B16 B17 B18 B19 B20 B21 B22 B23 B24 B25 B26 B27 B28 B29 B30 B31 B32 信號名 GND RESET +5V IRQ9 -5V DRQ2 -12V ENDXFR +12V N/A -SMEMW -SMEMR -IOW -IOR -DACK3 DRQ3 -DACK1 DRQ1 -REFRESH SYSCLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 -DACK2 T/C BALE +5V OS

31、C GND GND 用途 Ground System Reset +5v Power Int Request 9 -5v Power DMA Request 2 -12v Power Zero wait state +12v Power Key Pin Mem Wrt, Io 1M Mem Rd, Io 1M I/O Write I/O read DMA Ack 3 DMA request 3 DMA Ack 1 DMA request 1 Memory Refresh Sys Clock Int Request 7 Int Request 6 Int Request 5 Int Reques

32、t 4 Int Request 3 DMA Ack 2 Terminal Count Addrs Latch En +5v Power 14.3MHz Clk Ground Ground P1B In/Out N/A OUT N/A IN N/A IN N/A IN N/A N/A I/O I/O I/O I/O OUT IN OUT IN I/O OUT IN IN IN IN IN OUT OUT OUT N/A OUT N/A N/A PC/104 總線接口 盛博科技 17 APPN-002 ISA(PC/104總線信號時序簡介 引腳 C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C