1、電子設(shè)計(jì)自動(dòng)化實(shí)驗(yàn)教學(xué)大綱課程性質(zhì)：必修課先修課程：電子技術(shù)基礎(chǔ)總學(xué)時(shí)：18實(shí)驗(yàn)個(gè)數(shù)：6開(kāi)課學(xué)院：皖江學(xué)院適用專(zhuān)業(yè)：電子信息工程專(zhuān)業(yè) 大綱執(zhí)筆人： 教學(xué)院長(zhǎng)審定：教研室主任審核：一、實(shí)驗(yàn)的性質(zhì)與任務(wù)本課程其目的是培養(yǎng)學(xué)生的系統(tǒng)設(shè)計(jì)能力，以適應(yīng)電子信息時(shí)代對(duì)學(xué)生知識(shí)結(jié)構(gòu)和能力的要求。主要任務(wù)是系統(tǒng)闡述復(fù)雜電子系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)中的有關(guān)概念、原理和方法，電子系統(tǒng)的高層設(shè)計(jì)理念、一般性設(shè)計(jì)方法與步驟，電子系統(tǒng)工程實(shí)現(xiàn)中常見(jiàn)實(shí)際問(wèn)題的處置原則及方法等；從傳統(tǒng)手工設(shè)計(jì)方法與步驟到EDA設(shè)計(jì)方法與步驟；從PCB板上集成系統(tǒng)到芯片上集成系統(tǒng)的設(shè)計(jì)方法與步驟等。通過(guò)本課程的學(xué)習(xí)，學(xué)生應(yīng)當(dāng)初步具有從事簡(jiǎn)單電子系統(tǒng)的

2、設(shè)計(jì)和開(kāi)發(fā)能力。二、實(shí)驗(yàn)?zāi)康呐c要求通過(guò)EDA實(shí)驗(yàn)教學(xué)，使學(xué)生深化對(duì)所學(xué)課程理論知識(shí)的理解；了解EDA技術(shù)的應(yīng)用與發(fā)展?fàn)顩r；掌握和使用Maxplus II 開(kāi)發(fā)系統(tǒng)進(jìn)行電子系統(tǒng)的全加器設(shè)計(jì)、邏輯電路的仿真、測(cè)試，培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識(shí)分析處理工程實(shí)際問(wèn)題的能力；掌握電子線路硬件描述語(yǔ)言（VHDL），實(shí)現(xiàn)3-8譯碼器仿真設(shè)計(jì)和十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)實(shí)現(xiàn)和波形驗(yàn)證；通過(guò)十進(jìn)制數(shù)字鐘的綜合性實(shí)驗(yàn)過(guò)程培養(yǎng)創(chuàng)造性思維能力、實(shí)踐能力、工程實(shí)踐能力和科學(xué)嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)。三、實(shí)驗(yàn)項(xiàng)目及內(nèi)容提要春季學(xué)期序號(hào)實(shí)驗(yàn)名稱(chēng)學(xué)時(shí)必開(kāi)選開(kāi)實(shí)驗(yàn)類(lèi)型內(nèi)容提要驗(yàn)證基本操作綜合設(shè)計(jì)1Max Plus II 環(huán)境的使用3學(xué)習(xí)Max Pl

3、us II 環(huán)境的使用；驗(yàn)證8選1的數(shù)據(jù)選擇器電路2組合邏輯電路設(shè)計(jì)3用原理圖輸入法設(shè)計(jì)一個(gè)一位全加器電路3時(shí)序邏輯電路3用原理圖輸入法，設(shè)計(jì)十進(jìn)制計(jì)數(shù)電路，并用數(shù)碼管顯示電路顯示0到9的數(shù)字4組合邏輯電路的VHDL模型3用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)3-8譯碼器, 通過(guò)仿真或觀察波形圖驗(yàn)證設(shè)計(jì)的正確性。5時(shí)序邏輯電路的VHDL模型3用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器, 通過(guò)仿真或觀察波形圖驗(yàn)證設(shè)計(jì)的正確性。6數(shù)字鐘3設(shè)計(jì)數(shù)字鐘，具有時(shí)、分、秒計(jì)數(shù)顯示功能，并且具有清零，調(diào)分和調(diào)時(shí)的功能，而且在接近整點(diǎn)時(shí)間時(shí)能提供報(bào)時(shí)信號(hào)。學(xué)習(xí)大型項(xiàng)目中總體電路的模塊化設(shè)計(jì)。四、實(shí)驗(yàn)報(bào)告的形式獨(dú)立完成實(shí)驗(yàn)報(bào)告，分析實(shí)驗(yàn)數(shù)據(jù)，得出實(shí)驗(yàn)結(jié)果。并且在實(shí)驗(yàn)報(bào)告寫(xiě)明實(shí)驗(yàn)操作步驟，注意事項(xiàng)，電路設(shè)計(jì)思想，以及VHDL的源代碼等。五、本課程實(shí)驗(yàn)考核方式、方法以及成績(jī)?cè)u(píng)定方法考核由實(shí)驗(yàn)過(guò)程考核(實(shí)驗(yàn)操作)，實(shí)驗(yàn)獨(dú)立完成情況，實(shí)驗(yàn)報(bào)告以及簽到情況進(jìn)行綜合評(píng)定。六、實(shí)驗(yàn)應(yīng)配套的主要儀器設(shè)備名稱(chēng)、型號(hào)及臺(tái)(套)數(shù)計(jì)算機(jī)系統(tǒng)20臺(tái)EDA實(shí)驗(yàn)箱20套。七、使用教材與教學(xué)參考書(shū)目【使用教材】EDA技術(shù)實(shí)驗(yàn)，自編， 2006年1月。【教學(xué)參考書(shū)目】1. 潘松，黃繼業(yè), EDA技術(shù)實(shí)用教程, 科學(xué)出版社，2005年第2版2. 邊計(jì)年、薛宏熙