1、計算機組成原理模擬題1 一、名詞解釋1總線 2指令系統 3微指令 4溢出二、填空題1按馮·諾依曼設計原則，其硬件是由（）、（）、（）、（）和（）組成。2計算機系統是由（）和（）兩大部分構成。3計算機最主要的三大性能指標是（）、（）、和（）。4一個完善的指令系統應滿足（）、（）、（）、和（）的要求。5堆棧的硬件是由（）和（）構成，存取是按（）原則。 6通常控制器的設計可分為（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。7主機與外設的連接方式有（）、（）和（）。8目前在微型機中主機與外設廣泛采用的信息交換方式是（）和（）。三、簡答題1簡述中斷的處理過程。它與程序查詢方式

2、有何不同點？2按通道的工作方式，通道分哪幾類？簡述其特點。3畫圖說明存儲系統的層次結構，并說明各種存儲器的特點。參考答案：1答案要點：中斷的處理過程大致可分為五個步驟：1） 中斷請求 2）中斷排隊 3）中斷響應 4）中斷處理 5）中斷返回與程序查詢方式的不同點：1）在程序中斷方式下，CPU和外設可并行工作；而程序查詢方式下，CPU與外設是串行工作的。2）程序中斷方式適合于對外界隨機事件的處理。而程序查詢方式不具備這樣的 能力。2答案要點：按通道的工作方式，通道可分為字節多路通道、選擇通道和數組多路通道三種類型。特點：字節多路通道：1）有多個子通道，設備間可（分時）并行操作。2）數據以字節為單位

3、交叉傳送。3）適合于連接大量的低速設備。選擇通道：1）被選中的外設采用獨占方式使用通道。2）數據以成組（數據塊）方式進行傳輸。3）適合于連接高速外設。數組多路通道：是將前二者的優點結合在一起的一種通道結構。數組多路通道含有多個子通道，可同時執行多個通道程序，數據以成組方式進行傳送。既具有多路并行操作能力，又有很高的數據傳輸率，可用來連接多臺中高速的外設。3答案要點：存儲系統的層次結構如圖所示： CPU高速緩存主存儲器I/O控制輔助存儲器磁鼓磁盤磁帶存儲器的特點：1）高速緩存：存放當前要執行的程序和數據。速度快，可與CPU速度匹配；存儲容量較小。成本高。2）主存儲器：存放正在執行的程序和數據，C

4、PU可直接訪問，容量較大，速度較高，每位價格介于高速緩存和輔存之間。3）輔助存儲器：存放當前暫不參與運行的程序和數據文件，CPU不能直接訪問；容量極大而速度較低，單位成本低。四、計算題已知x = -0.10101,y = +0.11011，符號用雙符號位表示。求 1X 原=？ Y原=？2X 補=？ Y補=？3X+Y補 =？ X-Y補 =？ 并分別討論其溢出情況。1）寫出補碼一位乘的運算步驟。2）與原碼乘法運算有何不同？3）寫出補碼乘法運算器的基本部件。參考答案：已知x = -0.10101,y = +0.11011，符號用雙符號位表示。答案要點：1X 原=11.10101 Y原=00.1101

5、12X 補=11.01011 Y補=00.110113X+Y補 =X 補 +Y補= 11.01011+00.11011=00.00110 結果的兩個符號位相同，無溢出。 X-Y補 =X 補 +-Y補= 11.01011+11.00101=10.10000結果的兩個符號位不相同，為10，產生下溢。2）與原碼乘法運算有何不同？答案要點： 補碼乘法：運算結果的符號位無需單獨處理；而原碼乘法：結果的符號位需單獨處理。 原碼乘法：位于乘數寄存器末位的乘數作為判斷位；而補碼乘法則是以乘數寄存器最末兩位作判斷位。 若乘數的有效尾數n位。原碼乘法須做n次加法，n次移位；而補碼乘法則需n+1次加法，n次移位。3

6、）寫出補碼乘法運算器的基本部件。答案要點：所用的基本部件： 存放部分積累加和的寄存器； 存放乘數（具備移位功能）和被乘數的寄存器；加法器； 移位器； 計數器。五、設計題采用32K×32 的RAM芯片，構成128K×64的存儲器。1 畫出存儲器的邏輯框圖。2 圖中標明信號線的種類、方向、條數。參考答案：答案要點：六、綜合應用題在模型機的數據通路上，對于指令ADD X(R1)，(R2)+，回答下列問題：1寫出指令的執行流程。2寫出目的周期的全部數據通路。參考答案：答案要點：1、2）指令的執行流程及目的周期的數據通路：FT0：MMBRIR FT1：PC+1PC ST0：PCMAR

7、 ST1：MMBRC ST2：PC+1PC ST3：C+R1MAR ST4：MMBRC DT0：R2MAR ；R2A選擇器，S0-3，M，DM，CPMAR DT1：MMBRD ；R/W，SMBR，MBRB選擇器，S0-3，M，DM，CPD DT2：R2+1R2 ；R2A選擇器，S0-3，M，C0，DM，CPR2 ET0：C+DMBR ET1：MBRM ET2：PCMAR計算機組成原理模擬題2 一、名詞解釋1尋址方式 2指令周期 3虛擬存儲器 3 多級中斷二、填空題 1計算機指令的基本格式應包括（）和（）兩部分。在間接尋址方式中，地址碼部分表示的是（）；在相對尋址方式中，地址碼部分表示的是（）。

8、2 按功能分類，存儲器可以分為（）、（）、（）等。3 源數據為10010111，若采用奇校驗，則其校驗位是（）。4 CPU響應某中斷請求的條件是一條指令結束時且（）、（）和（）。5 微指令的格式有（）型微指令、（）型微指令和混合型微指令。6 輸入輸出設備的編址方式有（）和（）。 三、簡答題1試分析比較DMA方式和中斷傳送方式的異同點，說明DMA方式為什麼不能替代中斷方式。2何為三級存儲體系結構？分析采用這種結構的原因和優點？3簡要說明動態RAM的各種刷新方式及其特點。參考答案：1答案要點：相同點：1）兩種方式均為目前在微型機中主機與外設廣泛采用的信息交換方式。2）兩種方式下主機和外設之間均可實

9、現一定程度的并行工作。不同點：1）中斷傳送方式是通過中斷服務處理程序來完成信息交換；而DMA方式則是用硬件代替軟件來實現數據的傳輸。2）中斷傳送方式不僅適合于一般的信息交換，還適合對隨機事件的處理。3）DMA方式適合于高速外設和主機之間的信息交換，對高速外設采用程序中斷方式傳送數據往往回丟失數據。DMA方式不能替代中斷方式的原因：1）DMA方式只能用于高速外設與內存直接交換信息，卻不能像中斷方式那樣處理隨機的異常現象。2）在DMA方式的數據傳輸過程中，需用到中斷方式。2答案要點：把各種不同存儲容量，不同存取速度的存儲器，按一定的體系結構組織起來，使所存放的程序和數據按層次分布在各存儲器中，形成

10、一個統一整體的存儲系統。由高速緩沖存儲器、主存儲器、輔助存儲器構成的三級存儲系統可以分成兩個層次，其中高速緩存和主存間稱為Cache-主存存儲層次，主存和輔存間稱為主-輔存存儲層次。這就是三級存儲體系結構。采用Cache-主存存儲層次的原因和優點：在速度方面，計算機的主存和CPU一直保持了大約一個數量級的差距。顯然這個差距限制了CPU速度潛力的發揮。為了彌合這個差距，設置Cache是解決存取速度的重要方法。在CPU和主存之間設置Cache，構成Cache-主存層次，則從CPU 的角度看，Cache-主存層次的速度接近于Cache，容量與每位價格則接近于主存。因此，解決了速度與成本之間的矛盾。采

11、用主-輔存存儲層次的原因和優點：由于成本和工藝的原因，主存的存儲容量受到了限制，另一方面，系統程序、應用程序及各種信息量要求主存容量越來越大。采用“主存-輔存”存儲層次，程序員可用機器指令的地址對整個程序統一編址，而不必擔心程序能否在主存中放得下。虛擬空間可以比實際空間大得多。從整體看，主輔存層次的速度接近于主存的速度，容量則接近于輔存的容量，而每位平均價格也接近于廉價的輔存平均價格，從而解決了大容量和低成本間的矛盾。3答案要點：動態RAM的刷新方式有集中式刷新、分散式刷新、異步式刷新和透明式刷新等四種方式。集中式刷新的特點：其優點是系統的存取周期不受刷新工作的影響，讀寫操作和刷新工作在最大刷

12、新周期中分開進行。因此，系統的存取速度比較高。其缺點是進行刷新時必須停止讀、寫操作。這對主機而言是個“死區”分散式刷新的特點：刷新工作安排在系統的存儲周期內進行，對主機而言不再有“死區”。但該方式加長了系統的存取周期，降低了整機運算速度。因此，分散方式刷新不適用于高速存儲器。異步式刷新的特點：結合了上述兩種方式的優點，充分利用了最大刷新間隔。對分散式刷新而言，它減少了刷新次數；對集中方式來說，主機的“死區”又縮短很多。因此，這種方式使用得比較多。透明式刷新的特點：該方式不占用CPU時間，對CPU而言是透明的操作；但控制線路復雜。四、計算題已知x = 0.1011,y = -0.1101，符號用

13、雙符號位表示。求 1X+Y補 =？ X-Y補 =？ 并分別討論其溢出情況。參考答案：已知x = 0.1011,y = -0.1101，符號用雙符號位表示。答案要點：1X+Y補 =X 補 +Y補= 00.1011+11.0011=11.1110 ，結果的兩個符號位相同，無溢出。 X-Y補 =X 補 +-Y補= 00.1011+00.1101=01.1000 ，結果的兩個符號位不相同，為01，產生上溢。五、設計題采用4K×8 的RAM芯片，構成32K×16的存儲器。4 畫出存儲器的邏輯框圖，圖中標明信號線的種類、方向、條數。2用十六進制寫出該存儲器占用的地址空間。參考答案：答案

14、要點：；該存儲器占用的地址空間：0000H-7FFFH（按字編址）六、綜合應用題在模型機的數據通路上，對于指令SUB X(R1)，-(R2)，回答下列問題：1寫出指令的執行流程。2寫出目的周期的全部數據通路。參考答案：答案要點：1、2）指令的執行流程及目的周期的數據通路：FT0：MMBRIR FT1：PC+1PC ST0：PCMAR ST1：MMBRC ST2：PC+1PC ST3：C+R1MAR ST4：MMBRC DT0：R2-1R2； R2A選擇器，S0-3，M，C0，DM，CPR2 DT1：R2MAR； R2A選擇器，S0-3，M，DM，CPMAR DT2：MMBRD ；R/W，SMB

15、R，MBRB選擇器，S0-3，M，DM，CPD ET0：D-CMBR ET1：MBRM ET2：PCMAR計算機組成原理模擬題3 一、名詞解釋1基本字長 2數據通路 3程序中斷 5 灰度級二、填空題 1計算機指令的基本格式應包括（）和（）兩部分。根據操作數所在位置，指出其尋址方式：操作數在指令中為（）尋址方式，操作數的存儲單元地址在指令中，為（）尋址方式。2存儲器地址譯碼電路的譯碼方式有（）和（）兩種方式。3（361）10 = （）2 = （）16。4CPU響應可屏蔽中斷應滿足的三個條件是（）、CPU允許接受中斷請求和（）。中斷周期結束后進入（）周期。5微指令的類型通常有（）型微指令、（）型微

16、指令和混合型微指令。 6通常控制器的設計可分為（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。7主機與外設的連接方式有（）、（）和（）。8目前在微型機中主機與外設廣泛采用的信息交換方式是（）和（）。三、簡答題1簡述其中兩種補碼加減運算判別溢出方法的工作原理。2字節多路通道和數組多路通道有何相同點？有何不同點？3CPU中設有哪些寄存器？各寄存器的位數由何因素確定？參考答案：1答案要點：以下三種方法答對其中任意兩種方法即可。 方法1：兩個符號相同的補碼數相加，如果和的符號與加數符號相反，或者符號相反的兩個補碼數相減，差的符號與減數符號相同，表明運算結果溢出。 方法2：兩個補碼數實現

17、加減運算時，若最高數值位向符號位的進位值與符號位產生的進位輸出值不相同，則表明運算結果產生了溢出。 方法3：采用雙符號位方案。當兩位符號位的值不相同時，則表明運算結果產生了溢出。2答案要點：相同點：設備間可并行操作不同點： 字節多路通道 數組多路通道1）連接低速設備 連接中高速設備2）以字節為單位傳送 以數據塊為單位傳送3）設備間并行操作 一設備傳數，其它設備只作輔助操作3答案要點：CPU中設有的寄存器包括運算器中的通用寄存器，程序計數器PC，指令寄存器IR，存儲器地址寄存器MAR，存儲器數據寄存器MBR和狀態標志寄存器等。PC和MAR的位數取決于要訪問的地址空間的大小。IR的位數取決于指令字

18、長。通用寄存器及存儲器數據寄存器MBR的位數取決于操作數（或操作數地址）的基本字長。四、計算題1 已知x=0.10101,y=0.11011 用定點補碼一位乘法計算x*y補 ，要求寫出計算步驟。2 已知x=20110.101100,y=2010（0.100100）用浮點規格化補碼加法求x+y補 （階碼、尾數均用補碼表示），要求寫出計算步驟。參考答案：1已知x=0.10101,y=0.11011。x×y補=1.0111001001，詳細運算步驟略。2X補=1.101，00.101100Y補=1.110，11.011100 浮點補碼格式1）判零，對階，X尾右移 階碼+1，X補=1.110，00.010110 求和得11.1100102）規格化 X+Y尾 左移 2次 階碼-2 X+Y補=1.100，11.001000無溢出五、設計題試選用1M × 4的RAM芯片