1、第二章計算機(jī)中的信息表示一.數(shù)值型數(shù)據(jù)的表示方法1.進(jìn)位計數(shù)制及其相互轉(zhuǎn)換（二-八-十-十六進(jìn)制間的轉(zhuǎn)換）2.IEEE754標(biāo)準(zhǔn)浮點表示格式按IEEE754標(biāo)準(zhǔn)，常用的浮點數(shù)的格式如圖所示IEEE754有3種浮點表示格式，分別稱為：短浮點數(shù)（或稱短實數(shù)）、長浮點數(shù)（或稱長實數(shù)）、臨時浮點數(shù)（或稱臨時實數(shù)）。它們的具體格式如表所示。IEEE754的3種浮點表示格式類型數(shù)符（位）階碼（位）尾數(shù)數(shù) 值（位）總位數(shù)（位）偏置值十六進(jìn)制十進(jìn)制短浮點1823327FH127數(shù)11152643FFH1023長浮點 數(shù) 臨時浮 點數(shù)11564803FFFH16383例：將（82.25）10 轉(zhuǎn)換成短浮點數(shù)格式

2、1） 先將（82.25）10轉(zhuǎn)換成二進(jìn)制數(shù)（82.25）10 =（1010010.01）22）規(guī)格化二進(jìn)制數(shù)（1010010.01）21010010.01=1.01001001 X 2 63）計算移碼表示的階碼=偏置值+階碼真值：（127+6）10=（133）10 =（1）24）以短浮點數(shù)格式存儲該數(shù)因此：符號位=0表示該數(shù)為正數(shù)階碼=10000101由3）可得尾數(shù)=0由2）可得；尾數(shù)為23位，不足在后面添15所以，短浮點數(shù)代碼為:0 ; 10000101; 0表示為十六進(jìn)制代碼為：42A48000H指令信息的表示廠廠主存開辟（軟堆棧）堆棧tPU 中的寄存器組組成（硬堆棧）寄存器 JCPU 中

3、的寄存器1.操作數(shù)的位置r.外設(shè)接口中的寄存器2.CPU能直接訪問的操作數(shù)位置r主存主存（acheCPU內(nèi)的寄存器I外設(shè)接口中的寄存器（統(tǒng)一編址）存儲器主存（包括cache）-外存結(jié)論：CPU能夠直接訪問的操作數(shù)只能存放在主存儲器或 CPU內(nèi)的寄存器 中，由于主存儲器的容量遠(yuǎn)遠(yuǎn)大于 CPU內(nèi)的寄存器的容量，因此CPU能夠 直接訪問的操作數(shù)主要存放在主存儲器中。.顯式：直接、間接、變址、基址等3. 指令給出操作數(shù)地址方式 yJ隱式：隱含約定寄存器號、主存儲器單元號簡化地址結(jié)構(gòu)的基本途徑：盡量使用隱地址。4. 尋址方式大致可將眾多的尋址方式歸納為以下四大類，其它的尋址方式則是它們的變型或組合。 立

4、即尋址。在讀取指令時也就從指令之中獲得了操作數(shù)，即操作數(shù)包含 在指令中。 直接尋址類。直接給出主存地址或寄存器編號，從CPU內(nèi)或主存單元內(nèi)讀取操作數(shù)。 間接尋址類。先從某寄存器中或主存中讀取地址，再按這個地址訪問主 存以讀取操作數(shù)。 變址類。指令給出的是形式地址（不是最終地址），經(jīng)過某種變換（例如 相加、相減、高低位地址拼接等），才獲得有效地址，據(jù)此訪問主存儲器以 讀取操作數(shù)。第三章 CPU子系統(tǒng)（復(fù)習(xí)）一、CPU的邏輯組成及工作機(jī)制1.CPU的邏輯組成（模型機(jī)框圖）（1）CPU的邏輯組成模型機(jī)框圖；（2）CPU內(nèi)每個寄存器的作用；（3）總線的分類及定義；（4 ）控制器的分類及區(qū)別；2.CPU

5、的指令流程（1）指令類型：MOV指令、雙操作數(shù)算數(shù)邏輯運算指令、單操作數(shù)算是邏輯運算指令、 轉(zhuǎn)移/返回指令、轉(zhuǎn)子指令；（2） 核心是尋址方式：立即尋址、R、（R）、一（R）、（R）+、（R）+、X（R）；3操作時間表的安排（微命令的安排）：(1) CPU數(shù)據(jù)通路操作：按照數(shù)據(jù)的流向分成四段ALU輸入選擇f AUL功能選擇f移位器功能選擇f分配脈沖(打入到寄存器中的 脈沖)；(2) 與訪問主存有關(guān)的微命令；例：Mf MDR f CFT: M f IR、PC+1f PCET: SR . /DR :Ri OP Df MDR , MDR f M , PCf MAR或 /SR . /DR :C OP D

6、f MDR , MDR f M , PCf MAR二、基本概念1同步控制，異步控制？有何主要特征？應(yīng)用場合？2.主/從設(shè)備，試舉例說明。3組合邏輯控制器、微程序控制器的時序系統(tǒng)是如何劃分的？4. 微命令、微操作、微指令、微指令周期、微程序？5. 微程序控制器的基本思想。6.1位全加器的結(jié)構(gòu)及關(guān)系表達(dá)式。7.并行加法器中的串行進(jìn)位鏈結(jié)構(gòu)：G = Gn + P nCi-1并行進(jìn)位鏈結(jié)構(gòu)：Ci = Gn + P nG-1+ P nPQ綜合應(yīng)用題（本題共20分）某計算機(jī)字長16位，CPU內(nèi)部包含如下部件：通用寄存器RO、R1、R2、R3,累加器AC,算術(shù)邏輯單元ALU及其數(shù)據(jù)暫存器 A和B，程序計數(shù)器

7、PC,指令寄存器IR，存儲器地址寄 存器MAR存儲器讀數(shù)據(jù)緩沖器MER存儲器寫數(shù)據(jù)緩沖器MDRALU支持加（A+B、減（A-B）、 與（AA B）、或（AV B） 4種算術(shù)邏輯運算，分別由 Add、Sub And Or 4個控制信號控制。 所有寄存器、數(shù)據(jù)總線及內(nèi)總線均為16位。題七圖是該 CPU內(nèi)部數(shù)據(jù)通路圖。加法運算指令 ADD R1, 1000H（R2）。其中源操作數(shù) 1000H（R2）是變址尋址，目的操作 數(shù)R1是寄存器直接尋址，指令編碼長度32位，指令編碼格式如下：Opcode(8)Ms(2)Rs(2)Mt(2)Rt(2)Offset(16)Opcode:操作碼Ms :源操作數(shù)尋址方

8、式Mt :目的操作數(shù)尋址方式Offset:位移量Rs：源寄存器Rt :目的寄存器請根據(jù)數(shù)據(jù)通路分析該指令執(zhí)行過程，把指令執(zhí)行過程中各時鐘周期的微操作及應(yīng)處于有效狀態(tài)的控制信號填入下表（參照表中已給出的取指令周期的表示方法）。題七圖第四章存儲系統(tǒng)（復(fù)習(xí)）一、本章的重點：主存的邏輯設(shè)計1. 總?cè)萘浚杭醋謹(jǐn)?shù)X位數(shù)2. 需要確定可供選用的存儲芯片，即什么類型、型號的存儲芯片：（1）位擴(kuò)展（2）字?jǐn)?shù)（編址空間）擴(kuò)展3. 總線：地址總線AB:高位（或較高位）地址譯碼產(chǎn)生若干不同片選信號選擇芯片；低位地址線直接送往各芯片，以選擇片內(nèi)的某個單元；控制總線中的R/W總線（僅一條）：分別與每一組芯片連接，控制信息

9、的傳輸方向（CPU M或M CPU數(shù)據(jù)總線DB分別與系統(tǒng)總線、每一組芯片連接，實現(xiàn)存儲器與 CPU 之間信息的傳輸；二、基本概念1. 三級存儲體系結(jié)構(gòu)：分為“高速緩沖存儲器-主存-外存”三個層次，每層作用；2. 存儲器分類：磁芯存儲器 半導(dǎo)體存儲器、磁表面存儲器、光盤存3. 存取方式（1）隨機(jī)存取存儲器（RAM：（2）只讀存儲器（ROM（3）順序存取存儲器（SAM(4) 直接存取存儲器(DAM4. 半導(dǎo)體存儲器是構(gòu)成主存的單元ECL 廠雙極型 特點：存取速度非常快，功耗大，集很低，如 cacheTTL半導(dǎo)體 SARM：特點：速度快，功耗較低，集成度較高存儲器分類MOS型=DRAM:特點：速度較

10、快，功耗很低，集成度很高(1) 靜態(tài)存儲器：是依靠雙穩(wěn)態(tài)觸發(fā)器的兩個穩(wěn)定狀態(tài)保存信息。(2) 動態(tài)存儲器：是依靠電容上的存儲電荷暫存信息。5. 刷新、重寫(再生)6. 集中刷新刷新周期的方式彳 分散刷新-異步刷新最大刷新周期2ms刷新周期：2ms/行數(shù)第四章存儲系統(tǒng)(復(fù)習(xí))一、本章的重點：主存的邏輯設(shè)計1. 總?cè)萘浚杭醋謹(jǐn)?shù)x位數(shù)2. 需要確定可供選用的存儲芯片，即什么類型、型號的存儲芯片：(1) 位擴(kuò)展(2) 字?jǐn)?shù)(編址空間)擴(kuò)展3. 總線：地址總線AB:高位(或較高位)地址譯碼產(chǎn)生若干不同片選信號選擇芯片；低位地址線直接送往各芯片，以選擇片內(nèi)的某個單元；控制總線中的R/W總線（僅一條）：分別

11、與每一組芯片連接，控制信息的傳輸方向（CPU M或M CPU數(shù)據(jù)總線DB分別與系統(tǒng)總線、每一組芯片連接，實現(xiàn)存儲器與 CPU 之間信息的傳輸；二、基本概念1. 三級存儲體系結(jié)構(gòu)：分為“高速緩沖存儲器-主存-外存”三個層次，每層作用；2. 存儲器分類：磁芯存儲器 半導(dǎo)體存儲器、磁表面存儲器、光盤存 儲器3. 存取方式(1)隨機(jī)存取存儲器（RAMI：只讀存儲器（ROM順序存取存儲器（SAM直接存取存儲器（DAM4.半導(dǎo)體存儲器是構(gòu)成主存的單元ECL雙極型YTTL特點：存取速度非?？欤拇?，集很低，如 cacheSARM:特點：速度快，功耗較低，集成度較高存儲器分類DRAM:特點：速度較快，功耗很

12、低，集成度很高（1）靜態(tài)存儲器：是依靠雙穩(wěn)態(tài)觸發(fā)器的兩個穩(wěn)定狀態(tài)保存信息。（2）動態(tài)存儲器：是依靠電容上的存儲電荷暫存信息。5.刷新、重寫（再生）6.集中刷新刷新周期的方式亠分散刷新異步刷新最大刷新周期2ms刷新周期：2ms/行數(shù)第五章輸入/輸出系統(tǒng)（復(fù)習(xí)）一、中斷控制方式與接口（本章重點）1. 中斷控制方式的定義、實質(zhì)、特點、響應(yīng)時機(jī)；2. 中斷向量、中斷向量表、向量地址；向量中斷方式、非向量中斷方式；3. 中斷響應(yīng)：IT周期的流程；4. 中斷處理：單級中斷、多重中斷；5. 中斷接口的組成及每部分的功能。二、基本概念1. 主機(jī)與外設(shè)的連接方式有哪幾種，各有什么特點？2. 總線的定義，總線的分

13、類方式？3. 接口的定義，功能，分類方式？4. 直接程序傳送方式的定義，特點？5. DMA方式的定義、實質(zhì)、特點、響應(yīng)時機(jī)；6. DMA的初始化有那幾個階段？第六章 輸入/輸出設(shè)備及接口（復(fù)習(xí)）6.3顯示設(shè)備及接口顯示過程一 .VRAM （獨立顯卡）：顯示內(nèi)容+屬性內(nèi)容1. 字符顯示方式（黑白顯示器）（1）VRAM存放信息：字符的 ASCII編碼；（2）VRAM的容量（基本顯示內(nèi)容）：行X列，如：分辨率25行X80列；2. 圖形顯示方式（彩色顯示器）（1）VRAM存放信息：圖形的像素；（2）VRAM的容量（基本顯示內(nèi)容）：（點X線）/8 ,如：分辨率1024 線 X 768 點；二.字符點陣圖

14、形：字符發(fā)生器ROM的容量（1）行容量=1B（5點w行容量w 8點）=2B（9點w行容量w 16點）(2)字符發(fā)生器ROM的容量二行容量x行數(shù)3. 訪問字符發(fā)生器ROM中的字符點陣方式高位地址編碼訪問ROM中的某一個字符點陣，低位地址編碼訪問 該字符點陣的某一行點陣代碼。4. 在屏幕上如何顯示一排字符行采用對一排的所有字符的點陣進(jìn)行逐行依次掃描。例如，某字符行欲顯示的字符是 ABCT,當(dāng)電子束掃描該字符行第一條光柵 時，顯示電路根據(jù)各字符編碼依次從字符發(fā)生器取出 A、B、C、 T各個字符的第一行點陣代碼，并在字符行第一條掃描線位置上顯示 出這些字符的第一行點陣；然后再掃描下一條光柵，依次取出該排各 個字符的第二行代碼，并在屏幕上掃出它們的第二行點陣。三. 同步控制不論字符顯示還是圖形顯示，都要求行、場掃描和視頻信號的發(fā) 送在時間上要完全同步，即當(dāng)電子束掃描到某字符或某像點的位置 時，相應(yīng)的視頻信號必須同時輸出。為此，在CRT顯示器中設(shè)置了幾個計數(shù)器，對顯示器的主頻脈沖進(jìn)行分頻，產(chǎn)生各種時序信號來控 制對VRAM的訪問、對CRT的水平掃描和垂直掃描，以及視頻信號 的產(chǎn)生等。字符方式和圖形方式下對計數(shù)器的設(shè)置是有區(qū)別的。1字符顯示的同步控制四級：點計數(shù)、字符計數(shù)、線計數(shù)、行計數(shù)；(1)點計數(shù)：字符區(qū)內(nèi)的橫向點數(shù)(即每個字