1、摘 要數字信號發生器是在電子設計，自動控制系統和儀表測量校正調試中應用很多的一種信號發生裝置和信號源。本文采用 AT89C51 單片機構成的數字信號發生器，通過波形變換，可以產生方波，三角波，鋸齒波等多種波形，波形的周期可通過程序來改變，并可以根據需要選擇單極性輸出或者雙極性輸出。具有線路簡單，性能優越，結構緊湊等特點。關鍵詞：AT89C51； 數字信號發生器； 波形變換ABSTRACT Digital signal generator in the electronic design、Automatic control system and instrumentation correctio

2、n in debugging application a lot of signal generator and signal source。This paper uses the AT89C51chip microprocessor digital signal generator，Through waveform conversion, can produce square wave, triangle wave, sawtooth wave and other wave，Waveform cycle can be programmed to change。And can be based

3、 on the need to select the output unipolar or bipolar output，With simple lines, superior performance, compact structure.Key words：AT89C51; Digital signal generator; Wave transformation目目 錄錄緒論11 單片機的概述及信號發生器21.1 單片機的概述21.2 信號發生器的分類21.3 研究內容21.4 PROTUES軟件的介紹22 實驗設計原理及芯片簡介42.1 實驗設計原理4 2.2 AT89C51 的簡介42

4、.3 DAC0832 芯片的簡介62.4 DAC0832 的工作方式83 實驗硬件實現及單元電路的設計103.1 硬件設計流程框圖103.2 信號發生器的外圍結構103.3 單片機最小系統設計113.4 波形產生模塊設計114 實驗仿真結果及調試17 結 論20參考文獻21致 謝22宿州學院 2012 屆本科生畢業設計 緒論1緒論 電子測量及其他部門對各類信號發生器的廣泛需求及電子技術的迅速發展，促使信號發生器種類增多，性能提高。尤其隨著 70 年代微處理器的出現，更促使信號發生器向著自動化、智能化方向發展。現在，許多信號發生器帶有微處理器，因而具備了自校、自檢、自動故障診斷和自動波形形成和修

5、正等功能，可以和控制計算機及其他測量儀器一起方便的構成自動測試系統。當前信號發生器總的趨勢是想著款頻率覆蓋、低功耗、高頻率精度、多功能、自動化和智能化方向發展。 信號發生器廣泛應用于電子工程，通信工程，自動控制，遙測控制,測量儀器，儀表和計算機等技術領域。波形信號發生器又稱為函數信號發生器，作為試驗用信號源，是現今各種電子電路實驗設計應用中必不可少的儀器設備之一。目前，市場上常見的波形信號發生器多為純硬件搭接而成，且波形種類有限，多為鋸齒、正弦、方波、三角等波形。信號發生器作為一種常見的應用電子儀器設備，傳統的可以完全由硬件電路搭接而成，如采用 555 振蕩電路發生正弦波。三角波和方波的電路便

6、是可取的路徑之一，不用依靠單片機。但是這種電路存在波形質量差，控制難，可調范圍小，電路復雜和體積大的缺點，在科學研究和生產實踐中，如工業過程控制，生物醫學，地震模擬機械振動等領域常常要用到低頻信號源。而由硬件電路構成的低頻信號其性能難以令人滿意，而且由于低頻信號源所需的 RC 很大，大電阻，大電容在制作上有些困難，參數的精度亦難以保證；體積大，漏電，損耗顯著更是其致命的弱點。一旦工作需求功能有增加，則電路復雜程度會大大增加。 本文采用 AT89C51 單片機構成的波形發生器，可產生三角波，方波，鋸齒波和正弦波等多種波形，波形周期可用程序改變，并可根據需要選擇單極性輸出或者雙極性輸出，具有線路簡

7、單，結構緊湊，性能優越等特點。宿州學院 2012 屆本科生畢業設計 單片機的概述及信號發生器21 單片機的概述及信號發生器1.1 單片機的概述 隨著大規模集成電路技術的發展，中央處理（CPU） 、隨機存取存儲器（RAM） 、只讀存儲器、 （I/O）接口、定時器/計數器和串行通信接口，以及其他一些計算機外圍電路等均可集成在一塊芯片上構成單片微型計算機，簡稱為單片機。單片機具有體積小，成本低，性能穩定、使用壽命長等特點。其中最明顯的優勢就是可以嵌入到各種儀器、設備中，這是其他計算機和網絡都無法做到的。1.2 信號發生器的分類 信號發生器應用廣泛，種類繁多，性能各異，分類也不盡一致。按照頻率范圍分類

8、可以為：超低頻信號發生器，低頻信號發生器、視頻信號發生器、高頻波形發生器、甚高頻波形發生器和超高頻信號發生器。按照輸出波形分類可以分為：正弦信號發生器和非正弦信號發生器，非正弦信號發生器又包括：脈沖信號發生器，函數信號發生器、掃頻信號發生器、數字序列波形發生器、圖形信號發生器、噪聲信號發生器等。按照信號發生器性能指標可以分為一般信號發生器和標準信號發生器。前者對輸出信號的頻率、幅度的準確度和穩定度以及波形失真等要求不高的一類信號發生器。后者是指其輸出信號的頻率、幅度、調制系數等在一定范圍內連續可調，并且讀數準確、穩定、屏蔽良好的中、高檔信號發生器。1.3 研究內容 本文是做基于 51 單片機的

9、信號發生器的設計，將采用編程的方法來實現三角波、鋸齒波、方波、正弦波的發生。根據設計的要求，對各種波形的頻率和幅度進行程序的編寫，并將所寫程序裝入單片機的程序存儲器中。在程序運行中，當接收到來自外界的命令，需要輸出某種波形時再調用相應的中斷服務子程序和波形發生程序，經電路的數/模轉換器和運算放大處理后，從信號發生器的輸出端口輸出。1.4 Protues 軟件的介紹 Protues 是目前最好的模擬單片機外圍器件的工具，它可以仿真 51 系列、宿州學院 2012 屆本科生畢業設計 單片機的概述及信號發生器3AVR、PIC 等常用的 MCU 及其外圍電路（如 LCD、RAM、ROM、鍵盤、馬達、L

10、ED、AD/DA，部分 SPI 器件，部分 IIC 器件） 。本文章基于 ProtuesPR06.7SP3和 KEIL uVision3 軟件。當然軟件仿真精度有限，而且不可能所有的器件都找得到相應的仿真模型，用開發板和仿真器當然是最好的選擇，可是對于單片機愛好者，或者簡單的開發應該是比較好的選擇。Protues 與其他的單片機仿真軟件不同的是，它不僅能仿真單片機 CPU的工作情況，也能反正仿真單片機外圍電路或沒有單片機參與的其它電路的工作情況。因此在仿真和程序調試時，關心的不再是某些語句執行時單片機寄存器和存儲器內容的改變，而是從工程的角度直接看程序運行和電路工作的過程和結果。對于這樣的仿真

11、實驗，從某種意義上講，是彌補了實驗和工程應用脫節的矛盾和現象。宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介42 實驗設計原理及芯片簡介2.1 實驗設計原理 數字信號可以通過數/模轉換器轉換成模擬信號，因此可通過產生數字信號再轉換成模擬信號的方法來獲得所需要的波形。AT89C51 單片機本身就是一個完整的微型計算機，具有組成微型計算機的各種部分部件：中央處理器 CPU，隨機存取存儲器 RAM、I/O 接口電路、定時器/計數器以及串行通訊接口等，只要將 89C51 再配置鍵盤及其接口、顯示器及其接口、數模轉換及波形輸出、指示燈及其接口等四部分。即可構成所需的波形信號發生器，其信號發

12、生器構成原理框圖如圖 2.1 所示 圖 2.1 信號發生器原理框圖 89C51 是整個波形信號發生器的核心部分，通過程序的編寫和執行，產生各種各樣的信號，并從鍵盤接收數據，進行各種功能的轉換和信號幅度的調節。當數字信號經過接口電路到達轉換電路，將其轉換成模擬信號也就是所需要的輸出波形。2.2 AT89C51 的簡介 圖 2.2 AT89C51 芯片外形結構及引腳分布圖 AT89C51 是一種帶 4K 字節閃存可編程可擦除只讀存儲器（EPEROM-Flash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS 8 位微處理器，俗稱單片

13、機5。AT89C2051 是一種帶 2K 字節內閃存可編程可擦除只讀存儲器的單片機。單片機的可擦除只讀存儲器可以反復擦出 1000 次。該器件采用ATMEL 高密度非易失存儲器制造技術制造，與工業標準的 MCS-51 指令集和輸出管腳兼容。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中，ATMEL 的宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介5AT89C51 是一種高效微控制器，AT89C51 是它的一種精簡版本。AT89C51 單片機為很多嵌入式控制系統提供了一種靈活性高且價廉的方案。外形及引腳排列如下圖所示：管腳說明： VCC： 供低電壓。 GND： 接地。

14、P0 口： P0 口為一個 8 位漏極開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P0口的管腳第一次寫 1 時，被定義為高阻輸入。P0 能夠用于外部程序數據存儲器，它可以被定義為數據/地址的第八位。在 FLASH 編程時，P0 口作為原碼輸入口，當FLASH 進行校驗時，P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口，P1 口緩沖器能接收輸出 4TTL 門電流。P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入，P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH 編程和校驗時，P1

15、口作為第八位地址接收。 P2 口為一個內部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4 個TTL 門電流，當 P2 口被寫“1”時，其管腳被內部上拉高，且作為輸入。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2口當用于外部程序存儲器或 16 位地址外部數據存儲器進行存取時，P2 口輸出地址的高八位。在給出地址“1”時，它利用內部上拉優勢，當對外部八位地址數據存儲器進行讀寫時，P2 口輸出其特殊功能寄存器的內容。P2 口在 FLASH 編程和校驗時接受高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I

16、/O 口，可接收輸出 4 個 TTL 門電流。當 P3 口寫入“1”后，他們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流，這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 各端口管腳 備選功能 P3.0 RXD （串行輸入口） P3.1 TXD (串行輸出口) P3.2 /INT0 (外部中斷 0) P3.3 /INT1 （外部中斷 1） P3.4 T0 （計時器 0 外部輸入） P3.5 T1 （計時器 1 外部輸入） P3.6 /WR （外部數據存儲器寫選通） P3.7 /RD （外部數據存儲器讀選通） P3 口同

17、時為閃爍編程和編程校驗接收一些控制信號。 RST: 復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG： 當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低位字節。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時，ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 AFR8EH 地址上置 0.此時 ALE 只有在執行 MOVX，MOVC 指令時 ALE 才起作用。另外，該引腳被

18、略微拉高。如果微處理器在外部執行狀態 ALE 禁止，置位無效。宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介5 /PSEN： 外部程序存儲器的選通信號。在由外部程序存儲器取指器件，每個機器宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介6周期兩次/PSEN 有效。但在訪問外部數據存儲器時，這兩次有效的/PSEN 信號將不出現。 /EA/VPP: 當/EA 保持低電平時，則在此期間外部程序存儲器（0000H-FFFFH） ，不管是否有內部程序存儲器。注意加密方式 1 時，/EA 將內部鎖定為 RESET；當/EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程

19、期間，次引腳也用于施加 12V 編程電源（VPP） 。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。2.3 DAC0832 芯片的簡介 圖 2.3 DAC0832 芯片外形結構及引腳分布圖DAC0832 是 8 分辨率的 D/A 轉換集成芯片。與微處理器完全兼容。這個 DA 芯片以其價格低廉、接口簡單、轉換控制容易等優點，在單片機應用系統中得到廣泛的應用。D/A 轉換器由 8 位輸入鎖存器、8 位 DAC 寄存器、8 位 D/A 轉換電路及轉換控制電路構成。DAC0832 的主要特性參數如下：分辨率為 8 位；電流穩定時間 1us；可單緩沖、雙

20、緩沖或直接數字輸入；只需在滿量程下調整其線性度；單一電源供電（+5V+15V）；低功耗，20mW。DAC0832 結構：D0D7：8 位數據輸入線，TTL 電平，有效時間應大于 90ns(否則鎖存器的數據會出錯)；ILE：數據鎖存允許控制信號輸入線，高電平有效；CS：片選信號輸入線（選通數據鎖存器），低電平有效；WR1：數據鎖存器寫選通輸入線，負脈沖（脈寬應大于 500ns）有效。由宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介7ILE、CS、 WR1 的邏輯組合產生 LE1，當 LE1 為高電平時，數據鎖存器狀態隨輸入數據線變換，LE1 的負跳變時將輸入數據鎖存；XFER：數據

21、傳輸控制信號輸入線，低電平有效，負脈沖（脈寬應大于 500ns）有效；WR2：DAC 寄存器選通輸入線，負脈沖（脈寬應大于 500ns）有效。由WR2、XFER 的邏輯組合產生 LE2，當 LE2 為高電平時，DAC 寄存器的輸出隨寄存器的輸入而變化，LE2 的負跳變時將數據鎖存器的內容打入 DAC 寄存器并開始 D/A 轉換。IOUT1：電流輸出端 1，其值隨 DAC 寄存器的內容線性變化；IOUT2：電流輸出端 2，其值與 IOUT1 值之和為一常數；Rfb：反饋信號輸入線，改變 Rfb 端外接電阻值可調整轉換滿量程精度；Vcc：電源輸入端，Vcc 的范圍為+5V+15V；VREF：基準電

22、壓輸入線，VREF 的范圍為-10V+10V；AGND：模擬信號地DGND：數字信號地DAC0832 的工作方式：根據對 DAC0832 的數據鎖存器和 DAC 寄存器的不同的控制方式，DAC0832 有三種工作方式：直通方式、單緩沖方式和雙緩沖方式。DAC0832 引腳功能電路應用原理圖 DAC0832 是采樣頻率為八位的 D/A 轉換芯片，集成電路內有兩級輸入寄存器，使 DAC0832 芯片具備雙緩沖、單緩沖和直通三種輸入方式，以便適于各種電路的需要(如要求多路 D/A 異步輸入、同步轉換等)。所以這個芯片的應用很廣泛,關于 DAC0832 應用的一些重要資料見下圖： D/A 轉換結果采用

23、電流形式輸出。若需要相應的模擬電壓信號，可通過一個高輸入阻抗的線性運算放大器實現。運放的反饋電阻可通過 RFB 端引用片內固有電阻，也可外接。DAC0832 邏輯輸入滿足 TTL 電平，可直接與 TTL 電路或微機電路連接。DAC0832 引腳功能說明：DI0DI7：數據輸入線，TLL 電平。ILE：數據鎖存允許控制信號輸入線，高電平有效。CS：片選信號輸入線，低電平有效。WR1：為輸入寄存器的寫選通信號。XFER：數據傳送控制信號輸入線，低電平有效。WR2：為 DAC 寄存器寫選通輸入線。Iout1:電流輸出線。當輸入全為 1 時 Iout1 最大。Iout2: 電流輸出線。其值與 Iout

24、1 之和為一常數。Rfb:反饋信號輸入線,芯片內部有反饋電阻.宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介7Vcc:電源輸入線 (+5v+15v)宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介8Vref:基準電壓輸入線 (-10v+10v)AGND:模擬地,摸擬信號和基準電源的參考地.DGND:數字地,兩種地線在基準電源處共地比較好.2.DAC0832 的引腳特性：DAC0832 是 20 引腳的雙列直插式芯片。各引腳的特性如下：片選信號，和允許鎖存信號 ILE 組合來決定 是否起作用。ILE允許鎖存信號。寫信號 1，作為第一級鎖存信號，將輸入資料鎖存到輸入寄存器

25、（此時， 必須和 ILE 同時有效）。 寫信號 2，將鎖存在輸入寄存器中的資料送到 DAC 寄存器中進行鎖存（此時，傳輸控制信號 必須有效）。傳輸控制信號，用來控制 。DI7DI08 位數據輸入端。IOUT1模擬電流輸出端 1。當 DAC 寄存器中全為 1 時，輸出電流最大，當DAC 寄存器中全為 0 時，輸出電流為 0。IOUT2模擬電流輸出端 2。IOUT1+IOUT2=常數。RFB反饋電阻引出端。DAC0832 內部已經有反饋電阻，所以，RFB 端可以直接接到外部運算放大器的輸出端。相當于將反饋電阻接在運算放大器的輸入端和輸出端之間。VREF參考電壓輸入端。可接電壓范圍為10V。外部標準

26、電壓通過 VREF 與T 型電阻網絡相連。VCC芯片供電電壓端。范圍為+5V+15V，最佳工作狀態是+15V。AGND模擬地，即模擬電路接地端。DGND數字地，即數字電路接地端。2.4 DAC0832 的工作方式DAC0832 進行 D/A 轉換，可以采用兩種方法對數據進行鎖存。第一種方法是使輸入寄存器工作在鎖存狀態，而 DAC 寄存器工作在直通狀態。具體地說，就是使 和 都為低電平，DAC 寄存器的鎖存選通端得不到有效電平而直通；此外，使輸入寄存器的控制信號 ILE 處于高電平、 處于低電平，這樣，當 端來一個負脈沖時，就可以完成 1 次轉換。第二種方法是使輸入寄存器工作在直通狀態，而 DA

27、C 寄存器工作在鎖存狀態。就是使 和 為低電平，ILE 為高電平，這樣，輸入寄存器的鎖存選通信號處于無效宿州學院 2012 屆本科生畢業設計 實驗設計原理及芯片簡介9狀態而直通；當 和 端輸入 1 個負脈沖時，使得 DAC 寄存器工作在鎖存狀態，提供鎖存數據進行轉換。根據上述對 DAC0832 的輸入寄存器和 DAC 寄存器不同的控制方法，DAC0832 有如下 3 種工作方式：單緩沖方式。單緩沖方式是控制輸入寄存器和 DAC 寄存器同時接收資料，或者只用輸入寄存器而把 DAC 寄存器接成直通方式。此方式適用只有一路模擬量輸出或幾路模擬量異步輸出的情形。雙緩沖方式。雙緩沖方式是先使輸入寄存器接

28、收資料，再控制輸入寄存器的輸出資料到 DAC 寄存器，即分兩次鎖存輸入資料。此方式適用于多個 D/A 轉換同步輸出的情節。直通方式。直通方式是資料不經兩級鎖存器鎖存，即 CS*，XFER* ，WR1* ， WR2* 均接地，ILE 接高電平。此方式適用于連續反饋控制線路和不帶微機的控制系統，不過在使用時，必須通過另加 I/O 接口與 CPU 連接，以匹配 CPU 與 D/A 轉換。DAC0832 主要用于波形的數據的傳送，是本課題中的主要芯片。宿州學院 2012 屆本科生畢業設計 實驗硬件實現及單元電路的設計103 實驗硬件實現及單元電路的設計3.13.1 硬件設計流程框圖硬件設計流程框圖 硬

29、件原理框圖如圖 3.1 所示： 圖 3.1 硬件原理框圖3.23.2 信號發生器的外圍結構信號發生器的外圍結構圖 3.2 信號發生器的外圍結構框圖顯示電路鍵盤電路 單 片 機數/模轉換電路復位電路放大電路波形輸出宿州學院 2012 屆本科生畢業設計 實驗硬件實現及單元電路的設計113.33.3 單片機最小系統設計單片機最小系統設計 89C51 是片內有 ROM/EPROM 的單片機，因此，這種芯片構成的最小系統簡單、可靠。用 80C51 單片機構成最小應用系統時，只要將單片機接上時鐘電路和復位電路即可，如圖 3.2 AT89C51 單片機最小系統所示。圖 3.2 單片機最小系統3.43.4 波

30、形產生模塊設計波形產生模塊設計 由單片機采用編程方法產生四種波形，通過 D/A 轉換模塊 DAC0832 在進行濾波放大之后輸出。其電路圖如下： 圖 3.2 波形產生電路宿州學院 2012 屆本科生畢業設計 實驗硬件實現及單元電路的設計12 如上圖所示，單片機的 P0 口連接 DAC0832 的八位數據輸入端，DAC0832 的輸出端接放大器，經過放大后輸出所要的波形。其結構圖如下：圖 3.3 DAC0832 的內部結構3.5 軟件流程的設計 （1） 流程圖的繪制及說明 圖 3.4 主函數流程圖宿州學院 2012 屆本科生畢業設計 實驗硬件實現及單元電路的設計13（2） 程序部分設計#incl

31、ude #include #define uchar unsigned char#define DAC_DATA P0sbit nWR=P36;sbit nCS=P27;unsigned int a;void clearmen();void keyscan();void delay1ms(unsigned char ms);/=正弦波數據=uchar code sin_tab128=64,67,70,73,76,79,82,85,88,91,94,96,99,102,104,106, 109,111,113,115,117,118,120,121,123,124,125,126,126, 12

32、7,127,127,127,127,127,127,126,126,125,124,123,121, 120,118,117,115,113,111,109,106,104,102,99,96,94,91, 88,85,82,79,76,73,70,67,64,60,57,54,51,48,45,42,39, 36,33,31,28,25,23,21,18,16,14,12,10,9,7,6,4,3,2,1, 1,0,0,0,0,0,0,0,1,1,2,3,4,6,7,9,10,12,14,16,18,21,23, 25,28,31,33,36,39,42,45,48,51,54,57,60;

33、/=三角波=uchar code san_tab128=0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63,63,62,61,60,59,58,57,56,55,54,53,52,51,50,49,48,47,46,45,44,43,42,41,40,39,38,37,36,35,34,

34、32,31,30,29,28,27,26,25,24,23,22,21,20,19,18,17,16,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0;宿州學院 2012 屆本科生畢業設計 實驗硬件實現及單元電路的設計14/=方波波表=uchar code Pos_tab128=0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,2

35、55,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255,0,255;/=鋸齒波=uchar code JuC_tab128=0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,

36、15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63,64,65,66,67,68,69,70,71,72,73,74,75,76,77,78,79,80,81,82,83,84,85,86,87,88,89,90,91,92,93,94,95,96,97,98,99,100,101,102,103,104,105,106,107,108,109,110,1

37、11,112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127;unsigned char code *DacPtr;sbit K1=P14;sbit K2=P15;sbit K3=P16;sbit K4=P17;sbit K5=P13;sbit K6=P12;/=void main()clearmen();while(1)keyscan();宿州學院 2012 屆本科生畢業設計 實驗硬件實現及單元電路的設計15/=void keyscan() /鍵控部分/ if(K1=0) /當 K1 按下時，產生正弦波/while(K1

38、=0);DacPtr=sin_tab;if(K2=0) /當 K2 按下時，產生三角波/while(K2=0);DacPtr=san_tab;if(K3=0) /當 K3 按下時，產生方波/while(K3=0);DacPtr=Pos_tab;if(K4=0) /當 K4 按下時，產生鋸齒波/while(K4=0);DacPtr=JuC_tab; if(K5=0) /當 K5 按下時，波形頻率增大/while(K5=0);FreqControl+=1;if(FreqControl12)FreqControl=1;if(K6=0) /當 K6 按下時，波形頻率減小/宿州學院 2012 屆本科生畢

39、業設計 實驗的硬件實現及單元電路的設計16while(K6=0);FreqControl-=1;if(FreqControl=0)FreqControl=12;/=void clearmen() DacPtr=sin_tab;nCS=0;DAC_DATA=0 xff; nWR=0;P3=0 xff;TH1=255;TL1=155;TMOD=0 x21;P3=0 x00;a=0;ET1=1;TR1=1;EA=1;宿州學院 2012 屆本科生畢業設計 實驗仿真結果及調試174 實驗仿真結果及調試仿真波信號： 當鍵 K1 第一次按下時，產生的波為正弦波，波形如圖 4-1 所示： 圖 4-1 正弦波仿

40、真圖當鍵 K2 第一次按下時，產生的波為三角波，波形如圖 4-2 所示： 圖 4-2 三角波仿真圖宿州學院 2012 屆本科生畢業設計 實驗仿真結果及調試18當鍵 K3 第一次按下時，產生的波為方波，波形如圖 4-3 所示：圖 4-3 方波仿真圖當鍵 K4 第一次按下時，產生的波為鋸齒波，波形如圖 4-4 所示：圖 4-4 鋸齒波仿真圖宿州學院 2012 屆本科生畢業設計 實驗仿真結果及調試19波形分析： 在對系統進行波形仿真時可以在虛擬示波器上觀察到三角波、正弦波和方波的波形。其中三角波和正弦波的輸出有一定誤差，方波波形較為理想。這一方面與電路設置的參數有關，另一方面也與使用的仿真軟件有關。對于上述問題的解決方法是：