1、題目:高速PCB設(shè)計(jì)技術(shù)的研究專業(yè):應(yīng)用電子技術(shù)班級(jí):電子3062作者: 指導(dǎo)教師: 摘 要在本文中，我主要學(xué)習(xí)了高速PCB的設(shè)計(jì)，本文介紹了高速PCB設(shè)計(jì)方面的有關(guān)研究。隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設(shè)計(jì)的時(shí)鐘頻率超過50MHz，將近20% 的設(shè)計(jì)主頻超過120MHz。當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此，高速電路設(shè)計(jì)技

2、術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過程的可控性。通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說），就稱為高速電路。如今， 許多系統(tǒng)設(shè)計(jì)中最重要的因素就是速度問題。 66MHz 到200MHz 處理器是很普通的；233-266MHz的處理器也變得輕易就可得到。對(duì)于高速度的要求主要來(lái)自：a) 要求系統(tǒng)在令用戶感到舒適的、很短時(shí)間內(nèi)就能完成復(fù)雜的任務(wù)。b) 元件供應(yīng)商有能力提供高度速的設(shè)備。設(shè)計(jì)高速系統(tǒng)并不僅僅需要高速元件，更需要天才和仔細(xì)的設(shè)計(jì)方案。設(shè)備

3、模擬方面的重要性與數(shù)字方面是一樣的。在高速系統(tǒng)中，噪聲問題是一個(gè)最基本的考慮。高頻會(huì)產(chǎn)生輻射進(jìn)而產(chǎn)生干擾。邊緣極值的速度可以產(chǎn)生振鈴，反射以及串?dāng)_。如果不加抑制的話，這些噪聲會(huì)嚴(yán)重?fù)p害系統(tǒng)的性能。目 錄摘要 11. 電源的設(shè)計(jì) 4 1.1電源分配網(wǎng)絡(luò)作為動(dòng)力源 4 1.1.1阻抗的作用 4 1.1.2 電源總線法和電源位面法 4 1.1.3 線路噪聲過濾5 1.2電源分配網(wǎng)絡(luò)作為信號(hào)回路 7 1.2.1 自然的信號(hào)返回線路 72. 傳輸信號(hào)線 82.1 傳輸線分類 9 2.2 傳輸線布局法則 9 2.2.1 避免斷點(diǎn) 92.2.2 不要使用抽頭和錐形柄103.高頻電路中的信號(hào)反射及完整性 11

4、3.1 信號(hào)完整性概述 113.2信號(hào)反射噪聲的形成 113.3端接匹配技術(shù) 123.3.1并聯(lián)端接 123.3.2串聯(lián)端接 124.電磁兼容性及解決方案 134.1電磁干擾 134.1 .1環(huán)路 134.1.2 過濾 145.蛇形走線的作用 156.PCB設(shè)計(jì)中格點(diǎn)的設(shè)置 167.射頻電路的設(shè)計(jì) 177.1板材的選擇 177.2 元器件的布局 177.3布線 188.如何做好PCB板 198.1要明確設(shè)計(jì)目標(biāo) 198.2了解所用元器件的功能對(duì)布局布線的要求 208.3元器件布局的考慮208.4 PCB板的布線技術(shù) 21致謝 23參考文獻(xiàn) 241. 電源的設(shè)計(jì)1.1 電源分配網(wǎng)絡(luò)作為

5、動(dòng)力源 1.1.1 阻抗的作用 讓我們考慮一塊 5X5 的板子，數(shù)字 ICs，并有一個(gè)5.0V 的電源。我們的目的是給位于板子上每一個(gè)設(shè)備管腳提供正好是5V 的電壓，不管這些設(shè)備管腳在板子上與電源的距離如何。再進(jìn)一步，每個(gè)管腳上的電壓應(yīng)該是沒有線噪聲（Line noise）的。具有這些性質(zhì)的電源表現(xiàn)為一個(gè)理想電壓源（圖 1-1a） ，它的阻抗為零。零阻抗可以保證負(fù)載與電壓源恰好相等。 它還意味著噪音信號(hào)將被吸收， 因?yàn)樵胍舭l(fā)生器有最小阻抗的極限。但是，這只是個(gè)理想條件。 圖 1b 畫出的是一個(gè)真正的電源，它有一定的以電阻，電感或者電容形式存在的阻抗。它們分布在整個(gè)電源分配系統(tǒng)中。因?yàn)橛辛俗杩梗?/p>

6、噪音信號(hào)也加入了電壓中。 圖 1-1 電源模型我們的設(shè)計(jì)目的是盡可能減小網(wǎng)絡(luò)中的阻抗。有兩種方法：電源總線法（power buses）和電源位面法(power planes)。一般來(lái)說，電源位面法較之電源總線法有著比較好的阻抗特征，不過，就實(shí)用性來(lái)說，總線法更好一些。 1.1.2 電源總線法和電源位面法圖1-2電源總線法和位面法模型兩種電源分配方案分別用下圖 2 的a 和b 表示一個(gè)總線系統(tǒng)（圖 1-2a）是由一組根據(jù)系統(tǒng)設(shè)備要求不同而具有不同電壓級(jí)別的線路組成的。從邏輯上講，典型的應(yīng)該是+5V 和地線。每種電壓級(jí)別所需的線路數(shù)目根據(jù)系統(tǒng)的不同而不同。 一個(gè)電源位面系統(tǒng)（圖 1-2b）是由多個(gè)

7、涂滿金屬的層（或者層的部分）組成的。每個(gè)不同電壓級(jí)別需要一個(gè)單獨(dú)的層。金屬層上面唯一的縫隙，是為了布置管腳和信號(hào)過孔用的。 早期設(shè)計(jì)更傾向于總線方法，因?yàn)榘颜麄€(gè)層用作電源分配，成本比較高。電源總線與信號(hào)線分享那些層。總線需要給所有的設(shè)備提供電源，而且還要給信號(hào)線留出空間；于是，總線必須是很長(zhǎng)很窄的帶子。這使得在較小的交叉范圍內(nèi)產(chǎn)生一些小阻抗。盡管這些阻抗很小，但是仍然很重要。一塊最簡(jiǎn)單的板子也會(huì)有 20 到 30 個(gè) IC。如果一個(gè)帶有 20 個(gè) IC 的板子上，每個(gè)設(shè)備有 200mA，那么總電流將為 4A。那么總線上 1.125歐姆的小阻抗將會(huì)造成 0.5V 的電壓損失。如果供應(yīng)的總電壓是

8、5V 的話，那么總線上最后一個(gè)設(shè)備僅能得到 4.5V 的電壓。因?yàn)殡娫次幻嫦到y(tǒng)使用的是整個(gè)層，那么它的唯一限制就是板子的尺寸問題。帶有同樣多設(shè)備的系統(tǒng)，電源位面上的阻抗只是總線系統(tǒng)上的阻抗的一個(gè)零頭。因此，電源位面系統(tǒng)似乎比總線系統(tǒng)更可能為整個(gè)系統(tǒng)提供全電壓。在總線上，電流被限制在總線的路線上。每個(gè)高速設(shè)備產(chǎn)生的線路噪聲都將被帶入這條線路中其他的設(shè)備。如圖 1-2a 的板子，噪聲由 U9產(chǎn)生，經(jīng)總線帶給 U7。電源位面系統(tǒng)中，電流不受線路控制，分布在整個(gè)層上。由于整體阻抗小，電源位面系統(tǒng)比總線系統(tǒng)的噪聲更小。 1.1.3 線路噪聲過濾 僅僅電源位面系統(tǒng)無(wú)法減小線路噪聲。由于不論使用怎樣的電源分

9、配方案，整個(gè)系統(tǒng)都會(huì)產(chǎn)生足夠?qū)е聠栴}發(fā)生的噪聲，額外的過濾措施是必需的。這一任務(wù)由旁路電容完成。一般來(lái)說，一個(gè) 1uf-10uf 的電容將被放在系統(tǒng)的電源接入端，板上每個(gè)設(shè)備的電源腳與地線腳之間應(yīng)放置一個(gè) 0.01uf-0.1uf 的電容。旁路電容就是過濾器。放在電源接入端的大電容（約 10uf）用來(lái)過濾板子產(chǎn)生的低頻（比如 60hz 線路頻率） 。板上工作中的設(shè)備產(chǎn)生的噪聲會(huì)產(chǎn)生從 100mhz 到更高頻率間的合共振（harmonics） 。每個(gè)芯片間都要放置旁路電容，這些電容比較小，大約 0.1u 左右。由于我們的目的是過濾掉電源供應(yīng)中的 AC 成分，所以電容似乎越大越好，最大限度的減小了

10、阻抗。但是，這樣想沒有考慮到現(xiàn)實(shí)條件的電容并不具有理想條件下的那些特性。 理想條件下的電容，如圖 1-3a，實(shí)際的電容則如圖 1-3b。圖1-3電容模型電阻和電感是由組成電容的金屬板和石墨板造成的。由于它們寄生于電容，于是被稱為等級(jí)電阻（ESR）和等級(jí)電感 (ESL)，因此電容是一系列共鳴的電路，因?yàn)椋河蓤D1-4a看出，在小于FR的時(shí)候，它是電容性的，而大于FR的時(shí)候，它是電感性的。圖1-4 頻率于電容阻抗的關(guān)系因此，電容器更像一個(gè)針對(duì)一個(gè)帶寬的過濾器（band-reject filter），而不是一個(gè)高頻過濾器（high-frequency-reject filter.）。舉個(gè)例子來(lái)說，一個(gè)

11、10u的用作板電源連接的電容通常是由一卷用絕緣材料隔開的金屬箔組成。這樣造成了很大的ESL和ESR。由于ESL很大，F(xiàn)R一般在1MHz以下。它們是良好的對(duì)付60赫茲噪聲的過濾器，但是對(duì)于100MHZ及更高頻率的跳變?cè)肼暰筒惶硐肓恕） 電容阻抗與頻率的關(guān)系 b） 在同等結(jié)構(gòu)之下減小電容容量的效果1.2 電源分配網(wǎng)絡(luò)作為信號(hào)回路 電源網(wǎng)絡(luò)一個(gè)令人吃驚的功能就是它可以為系統(tǒng)所有的信號(hào)提供一個(gè)回路， 無(wú)論信號(hào)是否在板內(nèi)產(chǎn)生。這樣的設(shè)計(jì)可以削弱很多高速噪聲問題的產(chǎn)生。1.2.1 自然的信號(hào)返回線路 高速系統(tǒng)設(shè)計(jì)最重要的部分之一就是在信號(hào)跳變時(shí)產(chǎn)生的能量。 每次信號(hào)跳變時(shí)都會(huì)產(chǎn)生 AC 電流。電流需要

12、一個(gè)閉合回路。如圖 1-5a，1-5b所示，回路可以由 VCC 提供或者地線提供。回路由圖5c表示。圖1-5電流閉合回路的幾個(gè)方法PCB板上信號(hào)電流回路：a)通過 Vcc b)通過地 c)等效 AC 路徑2. 傳輸信號(hào)線控制信號(hào)線與 AC 地之間的關(guān)系應(yīng)該利用“信號(hào)總是取道阻抗最小的路線”這一特性。另一個(gè)特性是一條信號(hào)線上的阻抗是一個(gè)常量。這樣的信號(hào)線被稱作“可控阻抗線” ，它是板上信號(hào)傳輸?shù)淖罴衙劫|(zhì)。但是，如果信號(hào)延遲大于傳輸時(shí)間的一多半，信號(hào)線應(yīng)被看作一條傳輸線。一條終接負(fù)載不合適的傳輸線受到反射的影響，反射則會(huì)使得信號(hào)變形。傳輸線負(fù)載端的信號(hào)很像振鈴（圖2-1 ） ，使得系統(tǒng)速度下降。它

13、還會(huì)導(dǎo)致時(shí)鐘錯(cuò)誤，損壞系統(tǒng)功能。圖 2-1傳輸線負(fù)載不匹配時(shí)的反射信號(hào)2.1 傳輸線分類 因?yàn)槲覀冇懻摰闹饕怯∷㈦娐钒澹赡艿男盘?hào)線種類可以歸于兩大類：帶狀線(strpeline)微波傳輸線（microstrip）(圖 2-2)。帶狀線的信號(hào)線夾在兩層電源平面之間。這樣的設(shè)計(jì)技術(shù)可以得到最干凈的信號(hào)，因?yàn)樾盘?hào)線的兩面都受到保護(hù)。但是，這樣的線是隱藏的，想輕易接觸到信號(hào)線非常困難。微波信號(hào)線則將信號(hào)線放在朝外的平面層上。信號(hào)線的一端是地線平面。這樣的設(shè)計(jì)技術(shù)使得接觸信號(hào)線變得容易。圖 2-2 帶狀線與微帶線地結(jié)構(gòu)2.2 傳輸線布局法則 可控阻抗信號(hào)線是板上信號(hào)傳輸最實(shí)際也最優(yōu)的媒質(zhì)，選擇合適的

14、終端保證無(wú)噪聲的運(yùn)行。但是，如果信號(hào)線布局不合理，仍然可能產(chǎn)生噪聲。下面的法則可以提高板子的性能。2.2.1 避免斷點(diǎn) 斷點(diǎn)是信號(hào)線上阻抗突然改變的點(diǎn)；它們會(huì)造成反射。適用于線的終端的計(jì)算KP公式在這里也同樣適用。由于它們產(chǎn)生反射，所以需要避免斷點(diǎn)產(chǎn)生。斷點(diǎn)可能發(fā)生在板子上線路尖銳的拐點(diǎn)處。 在線路拐點(diǎn)處，交叉地帶增加，Z0 減小。如圖8 那樣切開線路有可能彌補(bǔ)拐點(diǎn)的缺點(diǎn)。應(yīng)該選擇所得斜邊等于原來(lái)線路寬度的切線。 這樣使得交叉區(qū)域的三角區(qū)最小， 斷點(diǎn)也最小。用兩條 45 度角的拐點(diǎn)應(yīng)用了這個(gè)理論，是平滑拐點(diǎn)的一般辦法。光滑的圓弧是最理想的解決方案，但是用一般的工具很難實(shí)現(xiàn)。圖2-3減少斷點(diǎn) a

15、)直角布線會(huì)引起斷點(diǎn) b)邊緣修飾 c)45度拐角布線 d)理想的弧形布線過孔（via）將信號(hào)輸送到板子的另一側(cè)。板間的垂直金屬部分難是不可控阻抗，這樣的部分越多，線上不可控阻抗的總量就越大。這會(huì)增大反射。還有，從水平方向變?yōu)榇怪狈较虻?90 度的拐點(diǎn)是一個(gè)斷點(diǎn)，會(huì)產(chǎn)生反射。如果這樣的過孔不能避免，那么盡量減少它的出現(xiàn)。 注意，從一個(gè)外部層變?yōu)閮?nèi)部層（或者反之）會(huì)使得阻抗改變因?yàn)樵O(shè)計(jì)已經(jīng)從帶狀線（stripline）變成了微帶線（micro-strip；或者反之） 。盡管從理論上我們可以改變幾何形狀來(lái)補(bǔ)償使得阻抗保持不變， 但是實(shí)際上很難實(shí)現(xiàn)。 最好的辦法就是將內(nèi)部信號(hào)線留在內(nèi)部，而外部信號(hào)線

16、留在外部。2.2.2 不要使用抽頭和錐形柄布置信號(hào)線的時(shí)候，使用抽頭（stub）或者錐形柄（Ts）連接設(shè)備很方便，如圖 2-4a。抽頭和錐形柄可能成為噪聲源。如果太長(zhǎng)，它們就像帶主線（main line）的傳輸線，同樣受到反射的影響。 信號(hào)線應(yīng)該避免使用長(zhǎng)抽頭和錐形柄。只要抽頭非常短，可以將一條單線，末端加上一個(gè)終端（termination）來(lái)使用，盡管Z0 必須被減小來(lái)解決分散的負(fù)載。如圖2-4a 的例子，如果抽頭太長(zhǎng)，信號(hào)線應(yīng)該改變成為兩條信號(hào)線，如圖 9b。兩條都是傳輸線，都需要終端；但是，最好是將每個(gè)長(zhǎng)抽頭單獨(dú)做終端。圖2-4支線的處理 a)應(yīng)避免使用的抽頭方式b)推薦的方式3.高頻電

17、路中的信號(hào)反射及完整性通常所說的高速數(shù)字電路是指電路的頻率達(dá)到或超過一定數(shù)值，而且工作在這個(gè)頻率之上的電路已經(jīng)占到整個(gè)電子系統(tǒng)一定的份量。實(shí)際上，判定一個(gè)電路是否為高速電路并不能只從信號(hào)的頻率去考慮，當(dāng)信號(hào)的傳輸延遲大于信號(hào)上升時(shí)間的2O時(shí)，電路板上的信號(hào)導(dǎo)線就會(huì)呈現(xiàn)出傳輸線效應(yīng)，整個(gè)系統(tǒng)為分布式系統(tǒng)，此時(shí)這種電路即為高速電路。當(dāng)前，電子系統(tǒng)與電路全面進(jìn)入高速、高頻設(shè)計(jì)領(lǐng)域。隨著IC工藝的不斷提高，驅(qū)動(dòng)器的上升沿和下降沿由原來(lái)的十幾ns減小到幾ns，有的甚至達(dá)到ps量級(jí)。這時(shí)必須要考慮由傳輸線效應(yīng)引起的信號(hào)完整性反射噪聲問題，這已經(jīng)成為高速數(shù)字電路設(shè)計(jì)中的一個(gè)主要問題。3.1 信號(hào)完

18、整性概述 從廣義上講,信號(hào)完整性指的是在高速數(shù)字電路中由互連線引起的所有問題。它主要研究互連線與數(shù)字信號(hào)的電壓，電流波形相互作用時(shí)，電氣特性參數(shù)如何影響產(chǎn)品的性能。信號(hào)完整性問題主要包括以下四類問題：1）單一網(wǎng)絡(luò)的信號(hào)反射；2）多網(wǎng)絡(luò)間的串?dāng)_；3）電源和地分配中的軌道塌陷；4）電磁干擾和輻射。在這里主要討論單一網(wǎng)絡(luò)的信號(hào)反射噪聲問題。3.2信號(hào)反射噪聲的形成  在高速數(shù)字電路中，信號(hào)在PCB板上沿傳輸線傳輸，遇到阻抗不連續(xù)時(shí)，就會(huì)有部分能量從阻抗不連續(xù)點(diǎn)沿傳輸線返回，從而產(chǎn)生反射。其大小與阻抗失配的程度有關(guān)，阻抗失配越大，反射就越大。反射系數(shù)：p =&#

19、160;Vreflected /Vincident =(Zt-Zo)/(Zt+Zo)，（3-1）其中Zt表示負(fù)載阻抗，Zo表示傳輸線阻抗。從公式中可以看出，當(dāng)Zt = Zo時(shí)反射系數(shù)為0，沒有反射產(chǎn)生；當(dāng)Zt  Zo時(shí)，將產(chǎn)生反射現(xiàn)象。反射是造成上沖、下沖和振鈴的直接原因，是高速數(shù)字電路中最常見的信號(hào)完整性問題。為了減小由反射造成的信號(hào)完整性問題，在所有的高速電路板中必須運(yùn)用以下3個(gè)重要的設(shè)計(jì)因素：(1)使用可控阻抗的互連線；(2)使用合理的布線拓?fù)浣Y(jié)構(gòu)；(3)對(duì)傳輸線進(jìn)行阻抗匹配。 3.3端接匹配技術(shù) 在高速數(shù)字

20、系統(tǒng)中，傳輸線上阻抗不匹配會(huì)引起信號(hào)反射，減小和消除反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進(jìn)行終端阻抗匹配，從而使源反射系數(shù)或負(fù)載反射系數(shù)為零。傳輸線的端接通常采用兩種策略： (1)使負(fù)載阻抗與傳輸線阻抗匹配，即并行端接； (2)使源阻抗與傳輸線阻抗匹配，即串行端接。 上述兩種端接策略各有其優(yōu)缺點(diǎn)，以下就簡(jiǎn)要介紹這兩類主要的端接方案。 3.3.1并聯(lián)端接 并聯(lián)端接匹配是最簡(jiǎn)單的阻抗匹配技術(shù)，通過一個(gè)電阻R將傳輸線的末端接到地或者接到Vcc。在數(shù)字電路設(shè)計(jì)中，返回通路上吸收的電流通常都大于電源上提供的電流。將終端匹配到Vcc可以提高驅(qū)

21、動(dòng)器的能力，而將終端匹配到地則可以提高地上的吸收能力。 3.3.2串聯(lián)端接  串行端接匹配技術(shù)是在源端的終端匹配技術(shù)。由連接在驅(qū)動(dòng)器輸出端和信號(hào)線之間的一個(gè)電阻組成，這種匹配技術(shù)的優(yōu)點(diǎn)是只為驅(qū)動(dòng)器加入了一個(gè)電阻元件，因此相對(duì)于其它類型的電阻匹配技術(shù)來(lái)說匹配電阻的功耗是最小的，它沒有為驅(qū)動(dòng)器增加任何額外的直流負(fù)載，并且也不會(huì)在信號(hào)線與地之間引入額外的阻抗。此種技術(shù)在VXI接口設(shè)計(jì)，功能部分端口電路，時(shí)鐘電路上都有所運(yùn)用。4.電磁兼容性及解決方案自從電子系統(tǒng)降噪技術(shù)在70年代中期出現(xiàn)以來(lái)，主要由于美國(guó)聯(lián)邦通訊委員會(huì)在1990年和歐盟在1992提出了對(duì)商業(yè)數(shù)碼產(chǎn)品的有關(guān)

22、規(guī)章，這些規(guī)章要求各個(gè)公司確保它們的產(chǎn)品符合嚴(yán)格的磁化系數(shù)和發(fā)射準(zhǔn)則。符合這些規(guī)章的產(chǎn)品稱為具有電磁兼容性EMC(Electromagnetic Compatibility)。 電磁兼容性（EMC）包括兩方面：EMI(電磁干擾)，EMS(電磁耐受)兩方面。其中EMI包括：CE（傳導(dǎo)干擾），RE（輻射干擾），PT(干擾功率測(cè)試)等等EMS包括：ESD(靜電放電），RS（輻射耐受），EFT/B(快速脈沖耐受)，surge（雷擊），CS（傳導(dǎo)耐受）等等。以上的各種試驗(yàn)都要由專門的實(shí)驗(yàn)室進(jìn)行測(cè)試。是電子類商品進(jìn)入市場(chǎng)前要取得認(rèn)證的必要條件。中國(guó)這樣的實(shí)驗(yàn)室很多，大部分集中在深圳等地。電磁兼容性試驗(yàn)與檢

23、測(cè)的試驗(yàn)室有環(huán)境可靠性與電磁兼容試驗(yàn)服務(wù)中心、航天環(huán)境可靠性試驗(yàn)中心等機(jī)構(gòu)。電磁干擾(Electromagnetic Interference)，簡(jiǎn)稱EMI，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾主要是電子設(shè)備產(chǎn)生的干擾信號(hào)通過導(dǎo)電介質(zhì)或公共電源線互相產(chǎn)生干擾；輻射干擾是指電子設(shè)備產(chǎn)生的干擾信號(hào)通過空間耦合把干擾信號(hào)傳給另一個(gè)電網(wǎng)絡(luò)或電子設(shè)備。4.1電磁干擾 EMI對(duì)于速度來(lái)說更加重要。高速設(shè)備對(duì)干擾更加敏感。它們會(huì)受到短時(shí)脈(glitch)的影響，而低速設(shè)備就會(huì)忽略這樣的影響。即使板子或者系統(tǒng)不是十分敏感，美國(guó) FCC，歐洲的 VDE 和 CCITT，都制定了一些板子可能會(huì)產(chǎn)生的高頻噪聲的限制。

24、 設(shè)計(jì)者可以通過屏蔽，過濾，避免環(huán)路，在可能的時(shí)候降低設(shè)備速度等方法減小 EMI。4.1.1環(huán)路 電流回路是設(shè)計(jì)中無(wú)法避免得。它們就像天線(antennae)一樣。減小環(huán)路的 EMI 意味著減小環(huán)路的數(shù)量和環(huán)路的天線效力。不要人為制造環(huán)路；將自然環(huán)路做得越小越好。1. 保證每條信號(hào)線的兩點(diǎn)之間只有一條路徑，這樣可以避免人為的環(huán)路。 2. 盡可能使用地平面。最小的自然電流環(huán)路會(huì)自動(dòng)產(chǎn)生地平面。使用地平面的時(shí)候，必須保證信號(hào)回路沒有阻塞。如果必須使用電源總線，應(yīng)該將高速信號(hào)線放在電源總線垂直上方或者旁邊。 4.1.2 過濾過濾是電源線的標(biāo)準(zhǔn)。它也可以被應(yīng)用到信號(hào)線中，但是只是作為最后選擇的手段，如

25、果信號(hào)源噪聲實(shí)在無(wú)法消除，才會(huì)使用這種方法。過濾有三種選擇：旁路電容，EMI過濾器和磁鐵珠法。EMI過濾器是商業(yè)上通用的過濾器，適用于很寬的頻率范圍。磁鐵珠(ferrite ceramics)它可以給電線加入一定的電感。它們經(jīng)常被用作高頻干擾抑制器（high-frequency suppressors） 。 EMI過濾器是商業(yè)生產(chǎn)的用于削弱高頻噪聲的設(shè)備。它們最初是為了過濾電源線的噪聲而制造的。它們分離系統(tǒng)之外的電源（被稱為 the line）和系統(tǒng)內(nèi)部的電源（被稱為 load） 。它們產(chǎn)生的是雙向的影響：它們過濾板子或者設(shè)備輸入的噪聲，也過濾板子或者設(shè)備輸出的噪聲。 EMI過濾器由電感和電容

26、復(fù)合而成。大體上，配置決定于連接節(jié)點(diǎn)所需要的阻抗大小。高阻抗節(jié)點(diǎn)需要一個(gè)電容來(lái)連接；而低阻抗節(jié)點(diǎn)需要一個(gè)電感來(lái)連接。EMI 過濾器有如下幾種配置：自由旁路電容器（feedthrough） ，L（形）-Circuit, （形）-Circuit, T（形）-Circuit。 u 自由旁路電容器只含有一個(gè)電容（圖 10a） 。適用于連接過濾器的阻抗很高的情況。注意，它不提供節(jié)點(diǎn)之間的高頻電流分離。 u L-Circuit 在電容的一邊有一個(gè)電感（圖 10b） 。它適用于 the line 和 load 的阻抗差別很大的情況。電感元件應(yīng)該與最小的阻抗連接。 u PI-Circuit 是有兩個(gè)電容環(huán)繞一

27、個(gè)電感組成的（圖 10c） 。PI 過濾器適用于 the line和 load 的負(fù)載很高，而且削弱水平要求較高的情況。 u T-Ci rcui t 是在一個(gè)電容的某一側(cè)加一個(gè)電感，形成 T 型構(gòu)成的（圖 10d） 。它適用于 the line 和load 阻抗都很低的情況。圖4-1線性噪聲濾波器的幾種形式5.蛇形走線的作用及要求    PCB上的任何一條走線在通過高頻信號(hào)的情況下都會(huì)對(duì)該信號(hào)造成時(shí)延時(shí)，蛇形走線的主要作用是補(bǔ)償“同一組相關(guān)”信號(hào)線中延時(shí)較小的部分，這些部分通常是沒有或比其它信號(hào)少通過另外的邏輯處理；最典型的就是時(shí)鐘線，通常它不需經(jīng)過任何其它邏輯處

28、理，因而其延時(shí)會(huì)小于其它相關(guān)信號(hào)。     高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi),保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性(延遲差超過一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)),一般要求延遲差不超過1/4時(shí)鐘周期,單位長(zhǎng)度的線延遲差也是固定的,延遲跟線寬,線長(zhǎng),銅厚,板層結(jié)構(gòu)有關(guān),但線過長(zhǎng)會(huì)增大分布電容和分布電感,使信號(hào)質(zhì)量,所以時(shí)鐘IC引腳一般都接RC端接,但蛇形走線并非起電感的作用,相反的,電感會(huì)使信號(hào)中的上升元中的高次諧波相移,造成信號(hào)質(zhì)量惡化,所以要求蛇形線間距最少是線寬的兩倍,信號(hào)的上升時(shí)間越小就越易受分布電容和分布電感的影響。

29、0;    因?yàn)閼?yīng)用場(chǎng)合不同具不同的作用,如果蛇形走線在電腦板中出現(xiàn)，其主要起到一個(gè)濾波電感的作用，提高電路的抗干擾能力，電腦主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如PCIClk,AGPClk，它的作用有兩點(diǎn)：1、阻抗匹配 2、濾波電感。對(duì)一些重要信號(hào)，如INTEL HUB架構(gòu)中的HUBLink,一共13根，跑233MHz，要求必須嚴(yán)格等長(zhǎng)，以消除時(shí)滯造成的隱患，繞線是唯一的解決辦法。一般來(lái)講，蛇形走線的線距>=2倍的線寬。PCI板上的蛇行線就是為了適應(yīng)PCI 33MHzClock的線長(zhǎng)要求。若在一般普通PCB板中，是一個(gè)分布參數(shù)的 LC 濾波器，還可

30、作為收音機(jī)天線的電感線圈，短而窄的蛇形走線可做保險(xiǎn)絲等等。采用蛇行線的確有助于提高主板、顯卡的穩(wěn)定性，有助于消除長(zhǎng)直布線在電流通過時(shí)產(chǎn)生的電感現(xiàn)象，減輕線與線之間的串?dāng)_問題，這一點(diǎn)在高頻率時(shí)表現(xiàn)得尤為明顯。當(dāng)然你也能夠通過減小布線的密度達(dá)到相同的效果。    典型范例：CPU插座->北橋芯片、北橋->AGP插槽、頻率發(fā)生器背面、內(nèi)存DIMM槽附近，這些是集中使用蛇行線的地方。究其原因，還是這些都是工作在高頻，并且還需要穩(wěn)定的電流信號(hào)。    減輕線與線的串?dāng)_最主要的就是增加線間距，而和繞蛇行無(wú)關(guān)，蛇行線反而會(huì)帶入導(dǎo)線自身的

31、串?dāng)_問題，計(jì)算機(jī)主版?zhèn)€部分信號(hào)對(duì)時(shí)序要求非常嚴(yán)格，所以必須對(duì)每種信號(hào)進(jìn)行長(zhǎng)度匹配，以滿足足夠的建立和保持時(shí)間，走蛇行線僅僅是和時(shí)序設(shè)計(jì)相關(guān)，和高頻信號(hào)完整性無(wú)關(guān)。我看過的國(guó)外多本信號(hào)完整性著作，還有芯片組廠商的Guildline,均沒有要求設(shè)計(jì)者采用蛇行線走法，當(dāng)然會(huì)有走線長(zhǎng)度要求，但這只是符合時(shí)序規(guī)范要求。6.PCB設(shè)計(jì)中格點(diǎn)的設(shè)置  合理的使用格點(diǎn)系統(tǒng)，能是我們?cè)赑CB設(shè)計(jì)中起到事半功倍的作用。但何謂合理呢?  很多人認(rèn)為格點(diǎn)設(shè)置的越小越好，其實(shí)不然，這里我們主要談兩個(gè)方面的問題：第一是設(shè)計(jì)不同階段的格點(diǎn)選擇，第二個(gè)針對(duì)布線的不同格點(diǎn)選擇。 設(shè)計(jì)的不同階段需要進(jìn)行不同的

32、格點(diǎn)設(shè)置。在布局階段可以選用大格點(diǎn)進(jìn)行器件布局；對(duì)于IC、非定位接插件等大器件可以選用50100mil的格點(diǎn)精度進(jìn)行布局，而對(duì)于阻容和電感等無(wú)源小器件選用25mil的格點(diǎn)進(jìn)行布局。大格點(diǎn)的精度有利于器件對(duì)齊和布局的美觀。在有BGA的設(shè)計(jì)中，如果使1.27mm的BGA，那么扇出（fanout）時(shí)我們可以設(shè)置格點(diǎn)精度為25mil，這樣有利于扇出的過孔正好打在四個(gè)管腳的中心位置；對(duì)于1.0mm和0 .8mm的BGA，我們最好使用mm單位進(jìn)行布局，這樣扇出的過孔可以很好的設(shè)置。對(duì)于其他IC的扇出同樣建議用大格點(diǎn)的設(shè)計(jì)精度進(jìn)行設(shè)計(jì)。我們建議扇出的格點(diǎn)最好是50mil，甚至更大。如果能保證每?jī)蓚€(gè)過孔之間可

33、以走線是最好的。 在布線階段的格點(diǎn)可以選擇5mil（也不是一定的）。千萬(wàn)不要設(shè)置為1mil的布線格點(diǎn)，這樣會(huì)使布線很繁瑣，很費(fèi)時(shí)間的。現(xiàn)在我們談?wù)劄槭裁丛诓季€設(shè)計(jì)中推薦使用5mil（或其他的格點(diǎn)）的設(shè)計(jì)精度。通常確定設(shè)計(jì)格點(diǎn)的有兩個(gè)因素：線寬的因素和線間距的因素，而為了我們?cè)谠O(shè)計(jì)時(shí)精度和我們的設(shè)計(jì)相匹配，可以有如下一個(gè)簡(jiǎn)單的公式：(線寬線間距)/5=n，這里n必須為大于1的整數(shù)。從現(xiàn)實(shí)設(shè)計(jì)中，線寬線間距可以大于10。就以15為例進(jìn)行說明。這樣當(dāng)線寬為6mil時(shí)，線間距為9mil；當(dāng)線寬為7mil時(shí)，線間距為8mil。只有這樣我們?cè)谠O(shè)計(jì)調(diào)整時(shí)才可以用格點(diǎn)精度來(lái)保證設(shè)計(jì)規(guī)則的正確性。布線時(shí)的過孔格

34、點(diǎn)最好也采用25mil以上。我們可以在ALLEGRO中通過大小格點(diǎn)的設(shè)置達(dá)到布線和過孔的格點(diǎn)不同。這樣可以做到大過孔格點(diǎn)和小走線格點(diǎn)。 當(dāng)然，格點(diǎn)的設(shè)置還需要在實(shí)際應(yīng)用中靈活把握。不可照本宣科的照搬和教條的使用。7.射頻電路的設(shè)計(jì)7.1板材的選擇 印刷電路板的基材包括有機(jī)類與無(wú)機(jī)類兩大類。基材中最重要的性能是介電常數(shù)r、耗散因子（或稱介質(zhì)損耗）tan、熱膨脹系數(shù)CET和吸濕率。其中r影響電路阻抗及信號(hào)傳輸速率。對(duì)于高頻電路，介電常數(shù)公差是首要考慮的更關(guān)鍵因素，應(yīng)選擇介電常數(shù)公差小的基材。7.2 元器件的布局     由于SMT一般采用紅外爐熱流焊來(lái)實(shí)現(xiàn)元器件的焊接

35、，因而元器件的布局影響到焊點(diǎn)的質(zhì)量，進(jìn)而影響到產(chǎn)品的成品率。而對(duì)于射頻電路PCB設(shè)計(jì)而言，電磁兼容性要求每個(gè)電路模塊盡量不產(chǎn)生電磁輻射，并且具有一定的抗電磁干擾能力，因此，元器件的布局還直接影響到電路本身的干擾及抗干擾能力，這也直接關(guān)系到所設(shè)計(jì)電路的性能。因此，在進(jìn)行射頻電路PCB設(shè)計(jì)時(shí)除了要考慮普通PCB設(shè)計(jì)時(shí)的布局外，主要還須考慮如何減小射頻電路中各部分之間相互干擾、如何減小電路本身對(duì)其它電路的干擾以及電路本身的抗干擾能力。根據(jù)經(jīng)驗(yàn)，對(duì)于射頻電路效果的好壞不僅取決于射頻電路板本身的性能指標(biāo)，很大部分還取決于與CPU處理板間的相互影響，因此，在進(jìn)行PCB設(shè)計(jì)時(shí)，合理布局顯得尤為重要。

36、60;   布局總原則：元器件應(yīng)盡可能同一方向排列，通過選擇PCB進(jìn)入熔錫系統(tǒng)的方向來(lái)減少甚至避免焊接不良的現(xiàn)象；根據(jù)經(jīng)驗(yàn)元器件間最少要有0.5mm的間距才能滿足元器件的熔錫要求，若PCB板的空間允許，元器件的間距應(yīng)盡可能寬。對(duì)于雙面板一般應(yīng)設(shè)計(jì)一面為SMD及SMC元件，另一面則為分立元件。 布局中應(yīng)注意： u 首先確定與其它PCB板或系統(tǒng)的接口元器件在PCB板上的位置，必須注意接口元器件間的配合問題（如元器件的方向等）。 u 因?yàn)檎粕嫌闷返捏w積都很小，元器件間排列很緊湊，因此對(duì)于體積較大的元器件，必須優(yōu)先考慮，確定出相應(yīng)位置，并考慮相互間的配合問題。 u 認(rèn)真分析電路結(jié)構(gòu)

37、，對(duì)電路進(jìn)行分塊處理（如高頻放大電路、混頻電路及解調(diào)電路等），盡可能將強(qiáng)電信號(hào)和弱電信號(hào)分開，將數(shù)字信號(hào)電路和模擬信號(hào)電路分開，完成同一功能的電路應(yīng)盡量安排在一定的范圍之內(nèi)，從而減小信號(hào)環(huán)路面積；各部分電路的濾波網(wǎng)絡(luò)必須就近連接，這樣不僅可以減小輻射，而且可以減少被干擾的幾率，根據(jù)電路的抗干擾能力。 u 根據(jù)單元電路在使用中對(duì)電磁兼容性敏感程度不同進(jìn)行分組。對(duì)于電路中易受干擾部分的元器件在布局時(shí)還應(yīng)盡量避開干擾源（比如來(lái)自數(shù)據(jù)處理板上CPU的干擾等）。7.3布線     在基本完成元器件的布局后，就可開始布線了。布線的基本原則為：在組裝密度許可情況下后，盡量選用低

38、密度布線設(shè)計(jì)，并且信號(hào)走線盡量粗細(xì)一致，有利于阻抗匹配。     對(duì)于射頻電路，信號(hào)線的走向、寬度、線間距的不合理設(shè)計(jì)，可能造成信號(hào)信號(hào)傳輸線之間的交叉干擾；另外，系統(tǒng)電源自身還存在噪聲干擾，所以在設(shè)計(jì)射頻電路PCB時(shí)一定要綜合考慮，合理布線。     布線時(shí)，所有走線應(yīng)遠(yuǎn)離PCB板的邊框（2mm左右），以免PCB板制作時(shí)造成斷線或有斷線的隱患。電源線要盡中能寬，以減少環(huán)路電阻，同時(shí)，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，以提高抗干擾能力；所布信號(hào)線應(yīng)盡可能短，并盡量減少過孔數(shù)目；各元器件間的連線越短越好，以減少分布參數(shù)和相互間的

39、電磁干擾；對(duì)于不相容的信號(hào)線應(yīng)量相互遠(yuǎn)離，而且盡量避免平行走線，而在正向兩面的信號(hào)線應(yīng)用互垂直；布線時(shí)在需要拐角的地址方應(yīng)以135°角為宜，避免拐直角。     布線時(shí)與焊盤直接相連的線條不宜太寬，走線應(yīng)盡量離開不相連的元器件，以免短路；過孔不腚畫在元器件上，且應(yīng)盡量遠(yuǎn)離不相連的元器件，以免在生產(chǎn)中出現(xiàn)虛焊、連焊、短路等現(xiàn)象。     在射頻電路PCB設(shè)計(jì)中，電源線和地線的正確布線顯得尤其重要，合理的設(shè)計(jì)是克服電磁干擾的最重要的手段。PCB上相當(dāng)多的干擾源是通過電源和地線產(chǎn)生的，其中地線引起的噪聲干擾最大。  &#

40、160;  地線容易形成電磁干擾的主要原因于地線存在阻抗。當(dāng)有電流流過地線時(shí)，就會(huì)在地線上產(chǎn)生電壓，從而產(chǎn)生地線環(huán)路電流，形成地線的環(huán)路干擾。當(dāng)多個(gè)電路共用一段地線時(shí)，就會(huì)形成公共阻抗耦合，從而產(chǎn)生所謂的地線噪聲。因此，在對(duì)射頻電路PCB的地線進(jìn)行布線時(shí)應(yīng)該做到： u 首先，對(duì)電路進(jìn)行分塊處理，射頻電路基本上可分成高頻放大、混頻、解調(diào)、本振等部分，要為各個(gè)電路模塊提供一個(gè)公共電位參考點(diǎn)即各模塊電路各自的地線，這樣信號(hào)就可以在不同的電路模塊之間傳輸。然后，匯總于射頻電路PCB接入地線的地方，即匯總于總地線。由于只存在一個(gè)參考點(diǎn)，因此沒有公共阻抗耦合存在，從而也就沒有相互干擾問題。 u

41、數(shù)字區(qū)與模擬區(qū)盡可能地線進(jìn)行隔離，并且數(shù)字地與模擬地要分離，最后接于電源地。 u 在各部分電路內(nèi)部的地線也要注意單點(diǎn)接地原則，盡量減小信號(hào)環(huán)路面積，并與相應(yīng)的濾波電路的地址就近相接。 u 在空間允許的情況下，各模塊之間最好能以地線進(jìn)行隔離，防止相互之間的信號(hào)耦合效應(yīng)。 射頻電路PCB設(shè)計(jì)的關(guān)鍵在于如何減少輻射能力以及如何提高抗干擾能力，合理的布局與布線是設(shè)計(jì)射頻電路PCB的保證。上述方法有利于提高射頻電路PCB設(shè)計(jì)的可靠性，解決好電磁干擾問題，進(jìn)而達(dá)到電磁兼容的目的。8.如何做好PCB板大家都知道理做PCB板就是把設(shè)計(jì)好的原理圖變成一塊實(shí)實(shí)在在的PCB電路板,請(qǐng)別小看這一過程,有很多原理上行得

42、通的東西在工程中卻難以實(shí)現(xiàn),或是別人能實(shí)現(xiàn)的東西另一些人卻實(shí)現(xiàn)不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的事情。    微電子領(lǐng)域的兩大難點(diǎn)在于高頻信號(hào)和微弱信號(hào)的處理,在這方面PCB制作水平就顯得尤其重要,同樣的原理設(shè)計(jì),同樣的元器件,不同的人制作出來(lái)的PCB就具有不同的結(jié)果,那么如何才能做出一塊好的PCB板呢?8.1要明確設(shè)計(jì)目標(biāo) 接受到一個(gè)設(shè)計(jì)任務(wù),首先要明確其設(shè)計(jì)目標(biāo),是普通的PCB板、高頻PCB板、小信號(hào)處理PCB板還是既有高頻率又有小信號(hào)處理的PCB板，如果是普通的PCB板,只要做到布局布線合理整齊,機(jī)械尺寸準(zhǔn)確無(wú)誤即可,如有中

43、負(fù)載線和長(zhǎng)線,就要采用一定的手段進(jìn)行處理,減輕負(fù)載,長(zhǎng)線要加強(qiáng)驅(qū)動(dòng),重點(diǎn)是防止長(zhǎng)線反射。 當(dāng)板上有超過40MHz的信號(hào)線時(shí)，就要對(duì)這些信號(hào)線進(jìn)行特殊的考慮，比如線間串?dāng)_等問題。如果頻率更高一些，對(duì)布線的長(zhǎng)度就有更嚴(yán)格的限制，根據(jù)分布參數(shù)的網(wǎng)絡(luò)理論，高速電路與其連線間的相互作用是決定性因素，在系統(tǒng)設(shè)計(jì)時(shí)不能忽略。隨著門傳輸速度的提高，在信號(hào)線上的反對(duì)將會(huì)相應(yīng)增加，相鄰信號(hào)線間的串?dāng)_將成正比地增加，通常高速電路的功耗和熱耗散也都很大，在做高速PCB時(shí)應(yīng)引起足夠的重視。 當(dāng)板上有毫伏級(jí)甚至微伏級(jí)的微弱信號(hào)時(shí)，對(duì)這些信號(hào)線就需要特別的關(guān)照，小信號(hào)由于太微弱，非常容易受到其它強(qiáng)信號(hào)的干擾，屏蔽措施常常是

44、必要的，否則將大大降低信噪比。以致于有用信號(hào)被噪聲淹沒，不能有效地提取出來(lái)。 對(duì)板子的調(diào)測(cè)也要在設(shè)計(jì)階段加以考慮，測(cè)試點(diǎn)的物理位置，測(cè)試點(diǎn)的隔離等因素不可忽略，因?yàn)橛行┬⌒盘?hào)和高頻信號(hào)是不能直接把探頭加上去進(jìn)行測(cè)量的。 此外還要考慮其他一些相關(guān)因素，如板子層數(shù)，采用元器件的封裝外形，板子的機(jī)械強(qiáng)度等。在做PCB板子前，要做出對(duì)該設(shè)計(jì)的設(shè)計(jì)目標(biāo)心中有數(shù)。8.2了解所用元器件的功能對(duì)布局布線的要求 我們知道，有些特殊元器件在布局布線時(shí)有特殊的要求，比如LOTI和APH所用的模擬信號(hào)放大器，模擬信號(hào)放大器對(duì)電源要求要平穩(wěn)、紋波小。模擬小信號(hào)部分要盡量遠(yuǎn)離功率器件。在OTI板上，小信號(hào)放大部分還專門加

45、有屏蔽罩，把雜散的電磁干擾給屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工藝，功耗大發(fā)熱厲害，對(duì)散熱問題必須在布局時(shí)就必須進(jìn)行特殊考慮，若采用自然散熱，就要把GLINK芯片放在空氣流通比較順暢的地方，而且散出來(lái)的熱量還不能對(duì)其它芯片構(gòu)成大的影響。如果板子上裝有喇叭或其他大功率的器件，有可能對(duì)電源造成嚴(yán)重的污染這一點(diǎn)也應(yīng)引起足夠的重視。8.3元器件布局的考慮 元器件的布局首先要考慮的一個(gè)因素就是電性能，把連線關(guān)系密切的元器件盡量放在一起，尤其對(duì)一些高速線，布局時(shí)就要使它盡可能地短，功率信號(hào)和小信號(hào)器件要分開。在滿足電路性能的前提下，還要考慮元器件擺放整齊、美觀，便于測(cè)試，板子的機(jī)械尺寸，

46、插座的位置等也需認(rèn)真考慮。 高速系統(tǒng)中的接地和互連線上的傳輸延遲時(shí)間也是在系統(tǒng)設(shè)計(jì)時(shí)首先要考慮的因素。信號(hào)線上的傳輸時(shí)間對(duì)總的系統(tǒng)速度影響很大，特別是對(duì)高速的ECL電路，雖然集成電路塊本身速度很高，但由于在底板上用普通的互連線（每30cm線長(zhǎng)約有2ns的延遲量）帶來(lái)延遲時(shí)間的增加，可使系統(tǒng)速度大為降低.象移位寄存器，同步計(jì)數(shù)器這種同步工作部件最好放在同一塊插件板上，因?yàn)榈讲煌寮迳系臅r(shí)鐘信號(hào)的傳輸延遲時(shí)間不相等，可能使移位寄存器產(chǎn)主錯(cuò)誤，若不能放在一塊板上，則在同步是關(guān)鍵的地方，從公共時(shí)鐘源連到各插件板的時(shí)鐘線的長(zhǎng)度必須相等。8.4PCB板的布線技術(shù) 做PCB時(shí)是選用雙面板還是多層板，要看最高工作頻率和電路系統(tǒng)的復(fù)雜程度以及對(duì)組裝密度的要求來(lái)決定。