1、測量并抑制存儲器件中的軟誤差測量并抑制存儲器件中的軟誤差軟誤差是軟誤差率(SER)問題是于上個世紀(jì)70年代后期作為一項(xiàng)存儲器數(shù)據(jù)課題而受到人們的廣泛關(guān)注的,當(dāng)時DRAW始呈現(xiàn)出隨機(jī)故障的征兆.隨著工藝幾何尺寸的不斷縮小,引起失調(diào)所需的臨界電荷的減少速度要比存儲單元中的電荷聚集區(qū)的減小速度快得多. 這意味著: 當(dāng)采用諸如90nm這樣的較小工藝幾何尺寸時, 軟誤差是一個更加值得關(guān)注的問題, 并需要采取進(jìn)一步的措施來確保軟誤差率被維持在一個可以接受的水平上.SER的傾向和含意工藝尺寸的壓縮已經(jīng)是實(shí)現(xiàn)行業(yè)生存的主要工具, 而且對增加密度, 改善性能和降低成本起著重要的推動作用.隨著器件加工工藝向深亞微

2、米門信號寬度(0.25mm- 90nm )邁進(jìn),存儲器產(chǎn)品的單元尺寸繼續(xù)縮小，從而導(dǎo)致電壓越來越低(5V-3.3V-1.8V)以及存儲單元內(nèi)部軟誤差是以FIT 來衡量的.FIT 率只不過是10億個器件操作小時中所出現(xiàn)的故障數(shù) .1000 FIT 對應(yīng)于一個約144年的MTTF"均無故障時間).為了對軟誤差的重要性有所了解，我們 不妨來看一下它們在典型存儲應(yīng)用中所具有的潛在影響的一些實(shí)例. 比如, 一部采用了一個軟誤差率為 1000 FIT/Mbit 的4Mbit 低功率存儲器的蜂窩電話將很可能每28年出現(xiàn)一次軟誤差. 而一個采用了軟誤差率為600FIT/Mbit的100Gbits同步

3、SRAM勺標(biāo)準(zhǔn)高端路由器則有可能每 17個小時出現(xiàn)一次錯誤. 此外 , 軟誤差之所以重要還在于目前其FIT 率是硬可靠性故障的典型FIT 率的 10倍以上 . 顯然 , 對于蜂窩電話而言軟誤差并無大礙, 但那些采用大量存儲器的系統(tǒng)則有可能受到嚴(yán)重影響.SER的根源現(xiàn)在 , 您對軟誤差已經(jīng)有了一個總的概念, 下面對這些引發(fā)軟誤差的不同根源的機(jī)理逐個做一下簡單的探討.a粒子的影響半導(dǎo)體器件封裝所采用的壓模化合物中有可能含有諸如Th232和U238等雜質(zhì)，這些物質(zhì)往往會隨著時間的推移發(fā)生衰變.這些雜質(zhì)會釋放出能量范圍為29MeV仃萬高能量的宇宙射線和太陽粒子會與高空大氣層起反應(yīng). 當(dāng)發(fā)生這種情況時,

4、 將產(chǎn)生高能量的質(zhì)子和中子 . 中子尤其難對付, 因?yàn)樗鼈兡軌驖B透到大多數(shù)人造結(jié)構(gòu)中( 例如 , 中子能夠輕易地穿透5 英尺厚的混凝土）. 這種影響的強(qiáng)度會隨著所處的緯度和海拔高度的不同而變化. 在倫敦 , 該影響要比在赤道地區(qū)嚴(yán)重1.2 倍 . 在丹佛 , 由于其地處高海拔, 因此這種影響要比地處海平面的舊金山強(qiáng)三倍.而在飛機(jī)上, 這種影響將是地面上的100800倍 .高能量中子的能量范圍為10800MeV而且，由于它們不帶電荷,所以與硅材料的反應(yīng)不同于a粒子.事實(shí)上，中子必須轟擊硅原子核才會引起軟誤差.這種碰撞有可能產(chǎn)生a粒子及其他質(zhì)量較重的離子 , 從而生成電子空穴對, 但這種電子空穴所

5、具有的能量比來自壓模化合物的典型a粒子所具有的能量高.熱中子的影響熱中子有可能是導(dǎo)致軟故障的一個主要根源, 它們所具有的能量一般非常低（ 約25meV）.這些低能量中子很容易被大量存在于 BPSG硼磷硅酸鹽玻璃）電介質(zhì)層當(dāng)中的B10同位素所俘獲 . 俘獲中子將導(dǎo)致一個產(chǎn)生裂變的鋰，一個a粒子和一根T射線.熱中子只在存在BPSG勺情況下才是一項(xiàng)問題. 所以熱中子對SER的這一影響可以通過徹底放棄使用 B10來抵消.表1為產(chǎn)生軟誤差根源的比較.測量技術(shù)測量器件對軟誤差的敏感度有多種方法. 一種方法是加速測量, 另一種方法涉及系統(tǒng)級測量. 測試地點(diǎn)所處的地理位置對于最終獲得的數(shù)據(jù)有著很大的影響. 為

6、了最大限度地減小不同公司之間的測量數(shù)據(jù)差異, 并在不同的產(chǎn)品售主之間維持一個公共的基準(zhǔn)點(diǎn), 業(yè)界采取的標(biāo)準(zhǔn)是讓所有的售主公布其調(diào)整至紐約市/海平面這一地理位置的 SER FIT率.加速SER數(shù)據(jù)測量有兩種方法：a粒子加速測試和宇宙射線加速測試.器件對a粒子的敏感性可通過在去封頭芯片上布設(shè)一個釷或鈾離子源, 并測量某一特定時間內(nèi)的總失調(diào)數(shù)以及推斷 Fit/Mbits 的方法來測定.上述的兩種加速數(shù)據(jù)測量法是對FIT 率的一個合理的近似, 但往往夸大了實(shí)際的故障率 . 加速數(shù)據(jù)可被用作計算一個系統(tǒng)SERW量所需總時間的良好近似.另一方面，系統(tǒng)SERW量需要在 系統(tǒng)軟誤差率測量成本相當(dāng)昂貴，常常由存

7、儲器售主從技術(shù)（ 而不是器件） 的層面上來進(jìn)行, 旨在縮減成本 .抑制SER降低SER的方法分為幾類，包括工藝變更（埋層,三層阱等）,電路強(qiáng)化（阻性反饋,在存儲節(jié)點(diǎn)上設(shè)置較高的電容, 較高的 在系統(tǒng)級上, 可根據(jù)讀操作來進(jìn)行誤差檢測和校正, 并通過使SRAM勺延遲（等待時間）略有增加的方法來抑制SRAM勺SER±升.這樣可對數(shù)據(jù)進(jìn)行一位誤差校正并報告多位誤差 .還 可以借助系統(tǒng)和存儲器架構(gòu)設(shè)計來實(shí)現(xiàn)某些改進(jìn). 存儲器拓?fù)湮粓D可以按照使一個實(shí)際的多位事件在一個字節(jié)中導(dǎo)致一個多位或一位誤差的方式來構(gòu)成.ECC在校正一位誤差方面是非常有效的，但采用它同時也意味著芯片面積將至少增加20%.器

8、件工藝 /封裝級對策從器件設(shè)計的角度來看，抑制SER并增強(qiáng)器件對SER的抵御能力的途徑之一是增加存儲單元中所存儲的臨界電荷量.人們注意到，PMOS、1限電壓可減少存儲單元的恢復(fù)時間，這間接 起到了提高SER氐御能力的作用. 另外 , 在發(fā)生軟誤差期間所產(chǎn)生的電荷可利用埋入式結(jié)點(diǎn)（三層阱架構(gòu) ） 來驅(qū)散 , 以增加遠(yuǎn)離放射性區(qū)的再結(jié)合.這將生成一個與NMOS1盡層方向相反的電場，并強(qiáng)制電荷進(jìn)入襯底. 然而，這種三層阱架構(gòu)只是在輻射發(fā)生于 NMOS：域中的時候才能起到一定的補(bǔ)救作用 .隨著加工工藝尺寸的日益縮小," 軟 "誤差對存儲器件的影響已經(jīng)從原先的"無關(guān)緊要 " 演變成為系統(tǒng)設(shè)計中需要加以認(rèn)真考慮的重要事項(xiàng).賽普拉斯