1、寬帶前置放大器設計報告專業： 電氣自動化 班級： 自動化111班 成員： 王夢瑤 學號： 116040094 成員： 方煒敏 學號： 116040158 成員： 覃坤勇 學號： 116040069 指導老師：鄔楊波、李宏、謝建軍、勵金祥摘要：本設計是一個通過50和1M的輸入阻抗切換，用THS3091芯片做電壓跟隨器，經過可以按鍵切換的衰減1倍和10倍的兩個無源衰減網絡和兩個可以按鍵切換的由THS3091構成的1倍和10倍的有源放大網絡，構成一個可以把輸入信號放大1倍，衰減10倍，放大10倍，和先衰減10倍再放大10倍的頻帶寬度為10M的寬帶放大器。本設計還通過外接一個波形整形電路，經過FPGA

2、分頻后接入單片機C8051F020的P0.0口，用等精度測量頻率方法來測量輸入的頻率，并通過數碼管分三個頻段顯示。關鍵字：阻抗切換，波形整形，無源衰減，有源放大，FPGA,單片機1 方案設計與論證1.1 FPGA前的波形整形電路設計 方案一：選擇用MAX913芯片構成的比較器來整形，整形電路如圖1。圖1 MAX913比較器波形整形電路圖方案二：選擇用高頻三極管9018放大至失真后和與非門構成的門電路組合整形。方案三：選擇使用比較器LM311構成的波形整形電路。如圖2所示。圖2 LM913比較器構成的波形整形電路圖總結：由于本設計的的頻帶寬度要求甚高，方案三在高頻時反應時間過慢，無法使用，故排除

3、方案三，而方案一的MAX913是高頻比較器，可以在設計要求的全頻段內實現整形，但因其價格過高，故排除方案一，方案二的價格低廉，又因9018是高頻三極管，其工作頻率高達1GHz，故選用方案二。1.2 阻抗匹配單元： 方案一：使用六個300的電阻并聯來提供50的輸入阻抗匹配，一個 1M的電阻為第二輸入阻抗 。 方案二：使用一個50的電阻來實現，一個1M的電阻為第二輸入阻抗?？偨Y：對于輸入信號為5V時，單個50電阻承受功率約為0.5W，功率過大，且實驗室沒有50的電阻，選用6個300電阻并聯時每個電阻所承受的功率為0.083W，功率不大，且實驗室有300電阻，在36V的輸入信號時，單個1M的電阻所承

4、受的功率為0.0013W，功率亦不大，故選擇方案一作為輸入阻抗單元。 1.3 無源衰減網路電路的設計方案一：典型的PI型衰減電路，如圖3所示，其中-+（1）´ （2） （3）方案二：典型的T型衰減電路，如圖4所示，其中-+ （4） （5） （6）方案三：典型的橋式衰減電路，如圖5所示，其中 （7） （8） （9） (說明：L=需要的衰減值；zin=需要的輸入阻抗；zout=需要的輸出阻抗) 方案四：串聯電阻分壓電路，這種設計可以對信號進行1倍和10倍的衰減，將200分成180和20兩個部分，其中20由5的電阻和50的滑阻組成以方便更準確地測量，在20部分取輸出，可以對信號10倍衰減；

5、取100W的電阻可以對信號進行1倍衰減。 圖3 PI型衰減 圖4 T型衰減 圖5 橋式衰減總結：由于根據題目要求輸出阻抗盡量小，輸入阻抗盡量大，所以當使用方案二時假如當輸入阻抗為1M時它的輸出阻抗會變得很大，不符合題目要求；使用方案三其輸出阻抗和輸入阻抗要求相同，有一定的局限性。方案一與方案四相比較，方案四更靈活簡單，所以最后選擇方案四作為無源衰減網絡部分。 1.4有源放大電路部分： 方案一：使用TI公司生產的THS3091型高精度運算放大器來實現的，通過選擇合適電阻，可以達到放大1倍、10倍的效果。方案二：使用低通濾波電路進行放大，電路如圖四所示。圖6 低通濾波電路總結：方案一與方案二都可以

6、完成該實驗的要求，由于方案一的電路設計更為簡單且不會在高頻信號輸入時產生更多的衰減，而方案二在高頻時會衰減輸入信號，因此本設計選用方案一。2系統總體設計系統整體設計流程圖如圖3所示，經過一個匹配的輸入阻抗后再經過匹配好的無源衰減和有源放大電路輸出。圖7 系統總體設計流程圖3 系統硬件電路的設計3.1 FPGA前的波形整形電路設計波形整形電路是通過高頻三極管對輸入信號放大至失真，然后通過由三個與非門和一個二極管構成的簡易施密特觸發器對輸入的正弦信號整形成FPGA所識別的TTL信號，其電路圖如圖8所示。圖8 波形整形電路圖3.2 輸入阻抗匹配單元電路設計根據題目要求，直流輸入阻抗50和1M可選，用

7、開關切換，為了達到題目要求的輸入過載能力，選用6個300電阻并聯，其設計電路如圖9所示。圖9輸入阻抗匹配電路3.3 無源衰減網絡單元電路設計如果無源衰減網絡直接連接輸入阻抗電路會改變輸入阻抗的值，因此我們在兩者之間串聯一個電壓跟隨器來保護輸入阻抗不被改變。電壓跟隨器的運放用THS3091設計，從而不影響電路帶寬要求。根據電阻分壓來確定各阻值的大小，并用單刀雙擲開關來進行選擇，其設計電路如圖10所示。圖10 無源衰減網絡電路圖3.4有源放大單元電路設計 根據題目的帶寬要求，此處放大器運放選用THS3091，用開關選擇放大倍數，開關斷開時，運放作為電壓跟隨器，放大倍數為1，閉合時，通過放大倍數公式

8、(10)選擇合適電阻。 (10)圖11 有源放大電路圖4系統軟件設計由于單片機的外部晶振最大為24MHz，故單片機最大的檢測頻率越為1MHz左右，但是在測量10MHz的高頻時就需要對信號先進行分頻，其實現方案是：經過波形整形電路后，將信號送入FPGA的PIO4口，通過編程FPGA實現對低頻信號不分頻直接輸入單片機中，而對高頻信號進行100倍的分頻后通過PIO8口送入單片機，控制其分頻與否在單片機的P0.2口，輸出低電平不分頻，高電平則分頻。單片機程序設計流程圖如圖12所示。圖12 單片機系統程序設計流程圖5 系統測試5.1 測試使用儀器測試儀器如下表1：表1 系統測試所用儀器列表序號儀器數量1

9、SP-F10A信號發生器1臺2DF2172A 交流毫伏表1臺3LPS-305數控式線性直流穩壓電源1臺4UT53數字萬用表1只5GDS-2064數字存儲示波器1臺6MOS-620B 模擬示波器1臺5.2 測試數據及其處理5.2.1 輸入阻抗測試在整體電路的輸入端串聯一個R=982的電阻，當切換到理論輸入阻抗為50時，從信號發生器中引出峰值為1V的正弦波到電阻的一端，用模擬示波器分別觀察電阻兩端波形的電壓值，得Us=1.00V，Ui=48mV，由圖13得公式（11） ，算得輸入阻抗Ri=49.51。誤差為0.98%。當切換到理論值為1M時，在其輸入端串聯一個R=9.85k的電阻，從信號發生器中引

10、出峰值為2V的正弦波到電阻的一端，用模擬示波器分別觀察電阻兩端波形的電壓值，得Us=2.02V，Ui=2.00V，由公式（11）計算得輸入阻抗Ri=985k。誤差為1.5%。輸入阻抗皆符合不超過2%的誤差，設計可行。 （11）圖13 輸入阻抗示意圖5.2.1大信號1倍放大寬帶特性直流零點0.14mV最大過沖 15%其具體數據如表2所示。表2 大信號1倍放大寬帶特性測試數據表頻率（Hz）輸入幅值 (V)輸出幅值（V）增益 （dB）顯示頻率（V）頻率誤差（%）DC1.000.015-50.5600501.001.0005001001.001.0009915001.001.0004980.41k1.

11、001.0009950.55k1.001.00049870.2610k1.001.0009.96k0.420k1.001.00019.9k0.550k1.001.00049.8k0.4100k1.001.00099.7k0.3200k1.001.000199.5k0.25500k1.001.000498.7k0.261M1.001.000997.3k0.272M1.001.0001.99M0.55M1.001.0004.98M0.48M1.001.050.427.97M0.37510M1.001.151.219.97M0.35.2.2 大信號衰減10倍帶寬特性直流零點0.14mV最大過沖 0其

12、具體數據如表3所示。表3 大信號衰減10倍寬帶特性測試數據表頻率 （Hz）輸入幅值 (V)輸出幅值（V）增益（dB）頻率 （Hz）輸入幅值 (V)輸出幅值 (V)增益 （dB）DC5000.015-50.56100k5.000.46-20.72505.000.46-20.72200k5.000.46-20.721005.000.46-20.72500k5.000.46-20.725005.000.46-20.721M5.000.42-21.511k5.000.46-20.722M5.000.40-21.945k5.000.46-20.725M5.000.38-22.3810k5.000.46-

13、20.728M5.000.36-22.8520k5.000.46-20.7210M5.000.34-23.4050k5.000.46-20.725.2.3 小信號10倍放大帶寬特性直流零點0.14mV最大過沖 0其具體數據如表4所示。表4 小信號10倍放大寬帶特性測試數據表頻率 （Hz）輸入幅值 (V)輸出幅值（V）增益 （dB）頻率 （Hz）輸入幅值 (V)輸出幅值 (V)增益 （dB）DC0.100.015-50.56100k0.101.0020500.101.0020200k0.101.00201000.101.0020500k0.101.00205000.101.00201M0.101

14、.00201k0.101.00202M0.101.00205k0.101.00205M0.100.8518.5910k0.101.00208M0.100.8018.0620k0.101.002010M0.100.7517.5050k0.101.00205.2.4 小信號衰減10倍放大10倍帶寬特性直流零點0.14mV最大過沖 0其具體數據如表5所示。表5 小信號衰減10倍放大10倍寬帶特性測試數據表頻率 （Hz）輸入幅值 (V)輸出幅值（V）增益（dB）頻率 （Hz）輸入幅值 (V)輸出幅值 (V)增益 （dB）DC0.100.015-50.56100k0.100.100500.100.100

15、200k0.100.1001000.100.100500k0.100.1005000.100.1001M0.100.095-0.451k0.100.1002M0.100.09-0.925k0.100.1005M0.100.08-1.9410k0.100.1008M0.100.075-2.5020k0.100.10010M0.100.07-3.1050k0.100.1006 設計總結本設計通過測試，輸入阻抗誤差不超過2%，頻率測試誤差不超過1%，且大信號與小信號在各種情況下的頻帶寬度均超出DC10MHz范圍，且在小信號衰減10倍放大10倍過沖為0，本項目基本完成了設計指標。附錄1 FPGA源程序

16、：1.1分頻模塊源代碼LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY fenpin ISPORT(clk:IN STD_LOGIC;y:OUT STD_LOGIC);END fenpin;ARCHITECTURE rtl OF fenpin ISSIGNAL q:STD_LOGIC_VECTOR(6 DOWNTO 0);SIGNAL a:std_logic;BEGINPROCESS(clk,q)BEGIN IF clk'EVENT AND clk='1' TH

17、EN q<=q+'1' IF(q=50)THEN q<="0000000" a<=NOT a; END IF;END IF;y<=a;END PROCESS;END rtl;1.2 切換模塊源代碼LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY qiehuan ISPORT(clkin1,clkin2,en:IN STD_LOGIC;y:OUT STD_LOGIC);END qiehuan;ARCHITECTURE rtl O

18、F qiehuan ISBEGINPROCESS(clkin1,clkin2,en)BEGIN IF en='1' THENy<=clkin1;ELSEy<=clkin2;END IF;END PROCESS;END rtl;1.3 頂層設計圖2單片機源代碼：#include <ZLG7289.h>unsigned char a8=0,0,0,0,0,0,0,0;unsigned long f=0,fx=0,temp00=0;unsigned char time=0, X=0;sbit out=P02;int key_num;/*系統初始化函數*/ vo

19、id delay10ms(int i)/長延時 int j,k; for(k=0;k<120;k+) for(j=0;j<i*10;j+); void shortdelay() /短延時 int i; for(i=0;i<1000;i+); void init_gmg() /關門狗初始化 EA=0; WDTCN=0xDE; WDTCN=0xAD; void system_clk() /系統時鐘初始化 OSCXCN=0xE7; / 選擇外部時鐘24M shortdelay(); while(!(OSCXCN&0x80); OSCICN=0x18; void init_j

20、ckg() /交叉開關初始化 XBR0=0X00; XBR1=0X08; /使能T1E,T1EXE XBR2=0x40; /使能交叉開關 void init_zlg() /周立功初始化 delay10ms(10); /延時100ms等待ZLG穩定ZLG7289_Init(100); key_num=0xff; void Timer0_init() /定時器初始化 TH0=(65536-40000)/256; TL0=(65536-40000)%256; void Timer1_init() /定時器初始化 TH1=255; TL1=255; void InterruptInit() /中斷7初

21、始化EIE2=0x20; /外部中斷7中斷允許P3IF =0x00; /下降沿觸發，軟件清零EIP2=0x20; /設置外部中斷7為高優先級/*顯示函數*/ void xianshi1() unsigned char i; ZLG7289_Reset(); a0=X%10; a3=temp00/10000%10; a4=temp00/1000%10; a5=temp00/100%10; a6=temp00/10%10; a7=temp00%10; ZLG7289_Download(0,0,0,a0); for(i=3;i<=7;i+) ZLG7289_Download(0,i,0,ai)

22、; void xianshi2() unsigned char i; ZLG7289_Reset(); a0=X%10; a4=temp00/1000%10; a5=temp00/100%10; a6=temp00/10%10; a7=temp00%10; ZLG7289_Download(0,0,0,a0); for(i=4;i<=7;i+) if(i=6) ZLG7289_Download(0,i,1,ai); else ZLG7289_Download(0,i,0,ai); void xianshi3() unsigned char i; ZLG7289_Reset(); a0=X

23、%10; a4=temp00/1000%10; a5=temp00/100%10; a6=temp00/10%10; a7=temp00%10; ZLG7289_Download(0,0,0,a0); for(i=4;i<=7;i+) if(i=5) ZLG7289_Download(0,i,1,ai); else ZLG7289_Download(0,i,0,ai);/*中斷處理函數*/ void T1_ISR(void) interrupt 3 f=f+1; void T0_ISR(void) interrupt 1 TH0=(65536-40250)/256; TL0=(65536-40250)%256; if(+time