1、一.原理圖1.建立工程與其他繪圖軟件一樣,OrCAD以Project來管理各種設(shè)計(jì)文件。點(diǎn)擊開始菜單，然后依次是所有程序一打開cade nee軟件一一般選用 Desig n Entry CIS，點(diǎn)擊 Ok進(jìn)入Capture CIS。接下來是File-New-Project，在彈出的對話框中填入工程名、路徑等等，點(diǎn)擊Ok進(jìn)入設(shè)計(jì)界面。2 繪制原理圖新建工程后打開的是默認(rèn)的原理圖文件SCHEMATIC1 PAGE1 ,右側(cè)有工具欄，用于放置元件、畫線和添加網(wǎng)絡(luò)等等，用法和 Protel類似。點(diǎn)擊上側(cè)工具欄的Project manager （文件夾樹圖標(biāo)）或者是在操作界面的右邊都能看到進(jìn)入工程管理界

2、面，在這里可以修改原理圖文件名、設(shè)置原理圖紙張大小和添加原理圖庫等等。1）修改原理圖紙張大小：雙擊 SCHEMATIC1 文件夾，右鍵點(diǎn)擊 PAGE1 ,選擇 Schematic1 Page Properties ,在 PageSize中可以選擇單位、大小等；2）添加原理圖庫：File-New-Library，可以看到在 Library文件夾中多了一個(gè) Iibrary1.olb 的原理圖庫文件，右 鍵單擊該文件，選擇 Save，改名存盤；（注意：在自己話原理圖庫或者封裝庫的時(shí)候，在 添加引腳的時(shí)候，最好是畫之前設(shè)定好柵格等參數(shù)，要不然很可能出現(xiàn)你畫的封裝，很可能在原理圖里面布線的時(shí)候通不過，沒

3、法對齊，連不上線！）3）添加新元件：常用的元件用自帶的（比如說電阻、電容的），很多時(shí)候都要自己做元件，或者用別人做好的元件。右鍵單擊剛才新建的 olb庫文件，選New Part,或是New Part From Spreadsheet , 后者以表格的方式建立新元件，對于畫管腳特多的芯片元件非常合適，可以直接從芯片Datasheet中的引腳描述表格中直接拷貝、粘貼即可（ pdf格式的Datasheet按住Alt鍵可 以按列選擇），可以批量添加管腳，方便快捷。4）生成網(wǎng)絡(luò)表（Net List ）：在畫板PCB的時(shí)候需要導(dǎo)入網(wǎng)絡(luò)表，在這之前原理圖應(yīng)該差不多完工了，剩下的工作就是 查缺補(bǔ)漏。可以為元件

4、自動編號，在工程管理界面下選中.dsn文件，然后選 Tools-A nn otate，在彈出的對話框中選定一些編號規(guī)則，根據(jù)需求進(jìn)行修改或用默認(rèn)設(shè)置 即可。進(jìn)行DRC檢測也是在生成網(wǎng)絡(luò)表之前的一項(xiàng)重要工作，可以避免出現(xiàn)一些不必要的 設(shè)計(jì)錯(cuò)誤。DRC之后可以嘗試去生成網(wǎng)絡(luò)表了，還是在工程管理界面下，選Tools-CreateNetlist，可以在彈出的對話框中選擇網(wǎng)絡(luò)表的存放路徑，其他默認(rèn)設(shè)置即可，生成網(wǎng)絡(luò)表的 過程中如果出錯(cuò)，可以通Win dows-SessionLog查看出錯(cuò)的原因，（第一次用cade nee畫板子，免不了會出很多錯(cuò)誤，通過查閱報(bào)表的錯(cuò)誤原因，做好記錄，是學(xué)好該軟件的捷徑）

5、比如說有元器件忘了添加封裝等。5）更新元件到原理圖：當(dāng)元件庫中的某個(gè)元件修改后需要原理圖也同步更新時(shí)，可以不必重新放置元件（萬一有100個(gè)或更多該元件豈不是要瘋了），在工程管理界面下，雙擊Design Cache文件夾，選中剛才修改的元件，右鍵單擊選擇Update Cache，一路yes下去即可將原理圖中該元件全部更新。注意：在生成網(wǎng)表的時(shí)候，經(jīng)常報(bào)錯(cuò)一定要注意，在自己畫的原理圖庫或者是封裝庫的時(shí)候， 一定要有系統(tǒng)的存放，按照一定的規(guī)則命名，在添加的時(shí)候，原件要把自己所畫的封裝庫的路徑添加上，要不然，是不能正確生成網(wǎng)表的。同時(shí)，這樣方便以后工程的調(diào)用6）一些細(xì)節(jié)：畫原理圖時(shí)的放大和縮小分別是按

6、鍵"i（”oom In ）和“o'（Zoom Out ）和Protel有所區(qū)別；在創(chuàng)建元件封裝的時(shí)候，除了 GND可以同名以外，不能有其他同名的管腳，否者報(bào)錯(cuò)，不 過貌似報(bào)錯(cuò)也沒有影響，因?yàn)榇蜷_OrCAD自帶的元件庫時(shí)（比如 Xilinx的FPGA ），也有除GND外的同名管腳；添加網(wǎng)絡(luò)標(biāo)號的快捷鍵是“，不過在OrCAD中網(wǎng)絡(luò)標(biāo)號無法復(fù)制，記得Protel中是可以通過復(fù)制已有的網(wǎng)絡(luò)標(biāo)號來添加新的網(wǎng)絡(luò)標(biāo)號的。二. PCB1.建立電路板，設(shè)定好相關(guān)參數(shù)首先是打開 PCB編輯器一一開始-所有程序-Allegro SPB 15.5-PCB Editor，在彈出的對話框中選擇 Alle

7、gro PCB Design 610（ PCB Design Expert ），然后點(diǎn)擊 Ok 進(jìn)入 PCB 編輯器。接下來就是利用向?qū)Ы㈦娐钒辶耍ù_定板子的大小、層數(shù)、形狀等等參數(shù)，用向 導(dǎo)比較方便。點(diǎn)擊File菜單，選擇 New，在彈出的對話框中的Drawing Type 選擇Board （wizard ）,然后確定文件名，存盤路徑等，最后點(diǎn) Ok進(jìn)入向?qū)АＴ贗mport Data這一步可以一路 Next下去，用默認(rèn)的參數(shù)就行。到了Parameters ,首先可以選擇畫板時(shí)使用的單位（Select theunits for board drawing ），即用的是 mil、mm或是其

8、他，這個(gè)根據(jù)個(gè)人習(xí)慣了，一般選 mil;接下來是選擇圖紙大小（Drawing size，注意不是板子的大小）；第三項(xiàng)是選擇圖紙的 坐標(biāo)原點(diǎn)（是在左下角還是在中心，之后可以更改），可以選擇中心作為坐標(biāo)原點(diǎn)，這個(gè)根據(jù)需求而定。設(shè)置完后點(diǎn)擊 Next,接著設(shè)置其他 Parameters。設(shè)置格點(diǎn)大小（Grid spaci ng ） 為10mil ,設(shè)置走線層數(shù) （Etch layer count ）為2 （2層板），然后又是一路Next，直到Custom Data 的Spaci ng Con strai nts （距離參數(shù)限制）。在這里設(shè)置最小線寬 （Mi nimum Line width ）、最小

9、線間距 （Mi nimum Line to Line spaci ng）、走線到焊盤的最小間距（Mi nimumLine to Pad spac ing ）和焊盤的最小間距（Mi nimum Pad to Pad spaci ng ）均為 8.00mil ,Default via padstac k 選擇 via,之后點(diǎn)擊 Next。此時(shí)選擇 PCB 的外形為 Rectangular board（矩形），點(diǎn)擊 Next進(jìn)入矩形PCB的參數(shù)設(shè)置界面，主要設(shè)置的是板子的寬（Width ）和 高（Height ）以及一些限制區(qū)域，包括布線允許區(qū) 域與板子邊框的距離和允許擺放元件區(qū)域 與板子邊框的距離

10、 （可以分別設(shè)置為 50和100mil ），設(shè)置完成后 Next，最后點(diǎn)Finish，這 一步大功告成。2 .導(dǎo)入網(wǎng)絡(luò)表接上一個(gè)步驟，將 網(wǎng)絡(luò)表導(dǎo)入到剛建好的PCB中。在此之前還有一個(gè) 很重要的工作要做，就是指定PCB封裝的路徑。記得在畫原理圖時(shí)僅僅只是在元件屬性中填了元件的封裝名， 還沒告訴Allegro元件的PCB封裝在何處，不指定封裝路徑的話，導(dǎo)入網(wǎng)絡(luò)表的時(shí)候?qū)?出錯(cuò)。點(diǎn)擊 Setup-User Preferences ，在彈出對話框中的Categories 中選中 Design_paths ,分別為padpath和psmpath指定路徑，即將PCB元件圭寸裝路徑添加到 padpath

11、和psmpath 中，以告知Allegro從你指定的路徑尋找封裝。（可能不同的版本，添加的時(shí)候會不一樣，但是歸根到底，就是要要把padpath和psmpath這兩個(gè)路徑添加好封裝庫 ）Allegro的一個(gè) PCB元件封裝會包含幾個(gè)文件（有些是網(wǎng)絡(luò)表必須的，有些不是），而不像Protel那樣一個(gè)PCB元件庫文件可以包含許多的元件封裝。如何獲得元件的PCB封裝呢，老辦法，自己做或是直接用別人做好的。有牛人為Allegro專門做了一個(gè) PCB封裝生成器一一FPM（Footprint Maker，目前版本是 0.0.8.0 ），或者LP-Viewer，后者我實(shí)踐過，發(fā)現(xiàn)幾乎涉 及所要用到的封裝都能找到

12、， 可以生成絕大數(shù)常用的 PCB封裝，十分好用（真是造福道上 兄弟們的壯舉）。用 FPM選好你需要的封裝， Make 下，封裝就自動做好了，之后還會 自動將做好的封裝用 Allegro打開，便于檢查生成的封裝對不對。封裝準(zhǔn)備好了 ，可以 開始往 PCB 中導(dǎo)入網(wǎng)絡(luò)表 ，點(diǎn)擊 File-Import-Logic ，在 Import directory中指定在原理圖部分生成的網(wǎng)絡(luò)表文件路徑，其他設(shè)置使用默認(rèn)值即可，點(diǎn)擊 Import Cadence 即可導(dǎo)入網(wǎng)絡(luò)表。導(dǎo)入失敗的話可以通過 log 文件查看出錯(cuò)原因，改正錯(cuò)誤后重 復(fù)剛才的過程，直到成功導(dǎo)入網(wǎng)絡(luò)表。3放置元件 成功導(dǎo)入網(wǎng)絡(luò)表之后，可以開

13、始放置元件。點(diǎn)擊菜單Place-Quickplace ，在彈出的對話框中使用默認(rèn)設(shè)置，點(diǎn)擊 Place 按鈕即可完成元件的放置。如果遇到有未成功放置的元件，在 Place 按鈕上方將出現(xiàn)未成功放置的元件計(jì)數(shù)，形如： Unplace symbol count ： 4。通過點(diǎn) 擊右側(cè)的 Viewlog 查看有那些元件未成功放置。例如 PCB 元件封裝缺少焊盤將導(dǎo)致放置失 敗，通過修改封裝之后再次重新放置即可。4布局（布局的方法有很多種，選自己合適的） 現(xiàn)在可以根據(jù)實(shí)際需求在 PCB 上擺放元件，此時(shí)的元件基本上都放在了板子的外邊，并且 有密密麻麻的飛線（ Rats ）。為了能更好的擺放元件， 可以

14、暫時(shí)將飛線去掉 ，方法是點(diǎn)擊 工具欄中的 Unrats All 按鈕即可，恢復(fù)的方法是右側(cè)的 Rats All 按鈕。要移動元件時(shí)，必須 先點(diǎn)擊工具欄中的 Move 按鈕或使用 Shift+F7 ，進(jìn)入 “移動 ”命令模式，同時(shí)在界面右側(cè)控制 面板中的 Find 標(biāo)簽中勾選 Symbols ，然后單擊想要移動的元件，移動鼠標(biāo)（元件跟著鼠標(biāo) 移動）至新位置，再次單擊鼠標(biāo)完成放置。此時(shí)仍處在 Move 命令模式下，用同樣的方法可 以直接移動別的元件 ，按 F2 或右鍵菜單 Done 均可退出 Move 命令模式 （回到 Idle 模式）。 元件的旋轉(zhuǎn)比較有意思，在移動元件的時(shí)候，右鍵選擇 Rota

15、te ，元件中心與鼠標(biāo)指針拉出 一條線，此時(shí)用鼠標(biāo)指針以元件中心畫圈，元件跟著開始旋轉(zhuǎn)，轉(zhuǎn)到合適的位置單擊鼠標(biāo)即 可確定擺放的方向。 布局的時(shí)候可以直接從原理圖中直接定位某個(gè)元件 ，因?yàn)殚_始的時(shí)候元 件都是堆在一塊了，即設(shè)置 原理圖到 PCB 的交互 。方法是在 Orcad Capture CIS 中選擇菜 單 Options-References ，在 Miscellaneous 標(biāo)簽下勾選 Enable Intertool Communication 即可。當(dāng)在原理圖中選擇某個(gè)元件后，在 PCB 中將直接能定位到該元件上（必須是在 Idle 模式下）。有時(shí)候需要把某個(gè)元件放在底層，方法是點(diǎn)

16、擊菜單Edit-Mirror ，進(jìn)入該命令模式，然后點(diǎn)擊想要放到背面的元件即可。5布線 初次使用 Allegro 畫 PCB 感覺很不習(xí)慣（可能是因?yàn)榱?xí)慣了 Protel 的緣故），例如 其放大 和縮小 PCB 快捷鍵不是 PageUp 和 PageDown 了，而是 F10 和 F11 （不同的版本可能有 一點(diǎn)改變， 16.3 版本的是 F11 和 F12 ）； 再如在 Protel 中移動 PCB 圖紙可以用鼠標(biāo)滾輪 （上下移動）或是 Shift 加鼠標(biāo)滾輪（左右移動），或是鼠標(biāo)右鍵或中鍵按住不放亦可，在 Allegro 中，只剩下按住鼠標(biāo)中鍵還好使，或是使用方向鍵。當(dāng)然這些都可以通過相關(guān)

17、設(shè)置 改成自己習(xí)慣的方式， “ Cade nee系統(tǒng)是一個(gè)比較開放的系統(tǒng)，它給用戶留了比較多的定制 空間 ”。（這一點(diǎn)很優(yōu)秀，就像傻瓜機(jī)和單反的區(qū)別）還有一個(gè)比較不習(xí)慣的地方就是顏色的設(shè)置 ，因?yàn)槟J(rèn)設(shè)置實(shí)在是太爛，必須改了才看得慣（否則將會崩潰） 。點(diǎn)擊工具欄中的 Color 按鈕或 Ctrl+F5 或是菜單 Display-Color/Visibility ，在彈出的對話框中可以看到 ， Allegro 將顏色設(shè)置分了好幾個(gè) Group ，根據(jù)個(gè)人習(xí)慣分別設(shè)置，例如 Staek-Up 中，可以設(shè)置 Top （頂層）或Bottom （頂層）的Pin （管腳）、Via （過孔）和Etch （走

18、線）為紅色和藍(lán)色（Protel 中的默認(rèn)的顏色設(shè)置）；Geometry中設(shè)置Skillscreen_Top （頂層絲印）為黃色；Components 中設(shè)置Skillscreen_Top 的Ref Des （元件的標(biāo)號）一欄的顏色為黃色。經(jīng)過一番設(shè)置之后， 才能感覺比較友好，開始布線點(diǎn)擊菜單Route-Connect或是快捷鍵F6即可，可以在右側(cè)控制面板中隨時(shí)更改線寬。在布線的時(shí)候通過右鍵菜單 Add Via 命令來隨時(shí)添加過孔 ， 讓布線穿梭于頂層和底層之間。還還有一個(gè)不習(xí)慣的地方，焊盤（帶孔的）和過孔都是實(shí)心 的（何以能稱之為 “孔”），為了是 “孔”，點(diǎn)擊菜單 Setup-Drawing

19、 Options 下的 Display 標(biāo)簽，選上 Display plated holes 即可。布線的時(shí)候自動推擠布線，很不錯(cuò)，另外，可以根據(jù) 需求設(shè)置一些規(guī)則約束， 點(diǎn)擊 Setup-Constrains ，在彈出的對話框中點(diǎn)擊 Set standard value 按鈕可以設(shè)置焊盤間距、線寬等參 數(shù)。6制板制板就是給 PCB 生產(chǎn)商提供 Gerber 文件 讓其把板子給洗出來（ 類似于洗照片， Gerber 文 件類似與底片） 。在出 Gerber 之前還必須做一些必要的檢測工作 ，比如封裝有沒有畫錯(cuò) （主 要檢查對象），有無未連接的網(wǎng)絡(luò)等等 不仔細(xì)檢測的話到時(shí)候極有可能會欲哭無淚的。 發(fā)現(xiàn) PCB 封裝錯(cuò)了，修改之，然后在 PCB 中更新改好的封裝，Place-Update Symbols，在 Package symbols 中 選 上 需 要 更 新 的 封 裝 ， 選 好 之 后 還 要 選 上 Update symbol padstacks ，最后點(diǎn)擊 Refresh 即可。另外如果打開了 On-line DRC （在規(guī)則約束中，默認(rèn) 是打開的），也需要特別留意一下出現(xiàn) DRC 不過的地方，必要的話也要改之。 一切無誤之 后，可以給 PCB 鋪銅 ，在鋪銅前可以對鋪銅的參數(shù)進(jìn)行設(shè)置，點(diǎn)擊菜單Shape-GlobalDynamic Params ，在 Shape f