1、計算機組成原理與系統結構計算機組成原理與系統結構第第2章章 計算機硬件基礎計算機硬件基礎u 數字電路基礎知識數字電路基礎知識 數字量和模擬量數字量和模擬量 自然界中形形色色的物理量有兩大類：數字量和模擬量自然界中形形色色的物理量有兩大類：數字量和模擬量 數字量：物理量的變化在時間上和數量上都是離散的。數字量：物理量的變化在時間上和數量上都是離散的。 它們的變化在時間上是不連續的，同時，它們的數值它們的變化在時間上是不連續的，同時，它們的數值 大小和每次增減變化都是某一個最小單位的整倍數。大小和每次增減變化都是某一個最小單位的整倍數。 如：用電子電路記錄自動生產線上輸出零件的數目時，每送如：用電

2、子電路記錄自動生產線上輸出零件的數目時，每送 出一個零件便給電子電路一個信號，使之記出一個零件便給電子電路一個信號，使之記1；而沒有零件送；而沒有零件送出時，給電子電路一個信號，使之記出時，給電子電路一個信號，使之記0。最小的數量單位就是。最小的數量單位就是1個。個。u 數字電路基礎知識數字電路基礎知識 模擬量：模擬量的變化在時間上或數值上是連續的。模擬量：模擬量的變化在時間上或數值上是連續的。 如：溫度傳感器工作時輸出的電壓信號就屬于模擬信號。因為如：溫度傳感器工作時輸出的電壓信號就屬于模擬信號。因為在任何情況下被測溫度都不可能發生突變，所以測得的電壓在任何情況下被測溫度都不可能發生突變，所

3、以測得的電壓信號無論在時間上還是在數量上都是連續的。信號無論在時間上還是在數量上都是連續的。 表示數字量的信號稱之為數字信號，工作在數字信號下的電表示數字量的信號稱之為數字信號，工作在數字信號下的電子電路稱之為數字電路。子電路稱之為數字電路。 表示模擬量的信號稱之為模擬信號，工作在模擬信號下的電表示模擬量的信號稱之為模擬信號，工作在模擬信號下的電子電路稱之為模擬電路。子電路稱之為模擬電路。u 數字電路基礎知識數字電路基礎知識 邏輯電平邏輯電平 在電子電路中，用高、低電平分別表示二值邏輯的在電子電路中，用高、低電平分別表示二值邏輯的1和和0兩種兩種邏輯狀態。邏輯狀態。 獲得高、低電平的基本原理獲

4、得高、低電平的基本原理u 數字電路基礎知識數字電路基礎知識 半導體二極管半導體二極管 二極管的電路符號二極管的電路符號 二極管基本電路二極管基本電路 半導體二極管具有單向導半導體二極管具有單向導電性。電性。 外加正向電壓時導通，外外加正向電壓時導通，外加反向電壓時截止。加反向電壓時截止。 相當于一個受外加電壓極相當于一個受外加電壓極性控制的開關性控制的開關u 數字電路基礎知識數字電路基礎知識 半導體三極管半導體三極管 三極管的電路符號三極管的電路符號 三極管基本電路三極管基本電路 有三個工作區：飽和區、有三個工作區：飽和區、放大區、截止區；對應三放大區、截止區；對應三種工作狀態。種工作狀態。

5、只工作在飽和區和截止只工作在飽和區和截止區，則具有開關特性，即區，則具有開關特性，即工作于開關狀態。工作于開關狀態。2.1 半導體器件的開關特性半導體器件的開關特性u 二極管的開關特性二極管的開關特性Vr 死區電壓死區電壓Vr 線性化后的死區電壓線性化后的死區電壓RF 正向導通電阻正向導通電阻u 三極管的開關特性三極管的開關特性IB0Ic=IBu MOS管的開關特性管的開關特性VT開啟電壓開啟電壓VGSVT 飽和（導通）飽和（導通）VGSVT 截止截止2.2 基本邏輯運算和基本門電路基本邏輯運算和基本門電路u 邏輯變量和邏輯表達式邏輯變量和邏輯表達式 邏輯變量邏輯變量 反應事物邏輯關系，一般為

6、二值變量。通常用數字反應事物邏輯關系，一般為二值變量。通常用數字“1”、“0”表示。邏輯變量表示。邏輯變量無數值大小無數值大小，只反應兩種，只反應兩種邏輯狀態邏輯狀態。在。在這兩個邏輯值中取其一。這兩個邏輯值中取其一。 如：事物的如：事物的“真真”或或“假假”、電位的、電位的“高高”或或“低低”、開關、開關的的“通通”或或“斷斷”。 邏輯變量表達式（邏輯函數）邏輯變量表達式（邏輯函數） 描述輸入（條件）、輸出（結果）變量間邏輯關系的表達描述輸入（條件）、輸出（結果）變量間邏輯關系的表達式。式。u邏輯代數的邏輯代數的3種基本邏輯運算種基本邏輯運算與、或、非與、或、非如果把開關閉合作為條件，把燈亮

7、作為結果，下面三個電如果把開關閉合作為條件，把燈亮作為結果，下面三個電路代表了三種不同的因果關系。路代表了三種不同的因果關系。 只有決定事物結只有決定事物結果的全部條件同時果的全部條件同時具備時，結果才發具備時，結果才發生，這種因果關系生，這種因果關系叫做叫做邏輯與邏輯與，或，或邏邏輯相乘輯相乘。 在決定事物結果在決定事物結果的諸條件中只要一的諸條件中只要一個滿足，結果就發個滿足，結果就發生，這種因果關系生，這種因果關系叫做叫做邏輯或邏輯或，或，或邏邏輯相加輯相加。 只要條件具備了，只要條件具備了，結果便不會發生；結果便不會發生；而條件不具備時，而條件不具備時，結果一定發生。這結果一定發生。這

8、種因果關系叫做種因果關系叫做邏邏輯非輯非，或，或邏輯求反邏輯求反。u邏輯代數的邏輯代數的3種基本邏輯運算種基本邏輯運算與、或、非與、或、非 Y=AB Y=A+B Y=A若以若以A、B表示開關的狀態，表示開關的狀態，1表示開關閉合，表示開關閉合，0表示開關斷開；表示開關斷開； 以以Y表示燈的狀態：表示燈的狀態：1表示燈亮，表示燈亮，0表示燈滅表示燈滅 則可寫出以下三種因果關系的邏輯表達式則可寫出以下三種因果關系的邏輯表達式u 邏輯門邏輯門 邏輯電平邏輯電平 正邏輯：用低電平信號（如正邏輯：用低電平信號（如0.5V以下）表示邏輯以下）表示邏輯“0”；用；用高電平信號（如高電平信號（如5V）表示邏輯

9、）表示邏輯“1”。 邏輯運算邏輯運算 對邏輯變量的操作，有與、或、非三種基本邏輯運算。由這對邏輯變量的操作，有與、或、非三種基本邏輯運算。由這三種邏輯運算可構造出任何邏輯函數。三種邏輯運算可構造出任何邏輯函數。 邏輯門邏輯門 對邏輯變量完成邏輯運算的電路。基本邏輯門有與門對邏輯變量完成邏輯運算的電路。基本邏輯門有與門（AND）、或門（）、或門（OR）、非門（）、非門（NOT）。）。 復雜的邏輯電路可以由基本邏輯門組成。復雜的邏輯電路可以由基本邏輯門組成。u 簡單的邏輯門電路簡單的邏輯門電路二極管二極管“與與”門電路門電路二輸入與門二輸入與門輸入：輸入：A、B輸出：輸出：Lu 簡單的邏輯門電路簡

10、單的邏輯門電路二極管二極管“或或”門電路門電路二輸入或門二輸入或門輸入：輸入：A、B輸出：輸出：Lu 簡單的邏輯門電路簡單的邏輯門電路三極管三極管“非非”門電路門電路反相器反相器輸入：輸入：A輸出：輸出：Lu 邏輯門的表示方法邏輯門的表示方法三種方式：電路符號、邏輯表達式、真值表三種方式：電路符號、邏輯表達式、真值表與門（與門（AND） 電路符號電路符號 邏輯表達式邏輯表達式 F=AB 真值表真值表ABF000010100111用圖表表示邏輯關系用圖表表示邏輯關系u 邏輯門的表示方法邏輯門的表示方法 或門（或門（OR） 電路符號電路符號 邏輯表達式邏輯表達式 F=A+B 真值表真值表ABF00

11、0011101111u 邏輯門的表示方法邏輯門的表示方法 非門（非門（NOT） 電路符號電路符號 邏輯表達式邏輯表達式 F=A 真值表真值表AF0110u 邏輯門的表示方法邏輯門的表示方法 與非門（與非門（NAND） 電路符號電路符號 邏輯表達式邏輯表達式 F=AB 真值表真值表ABF001011101110u 邏輯門的表示方法邏輯門的表示方法 或非門（或非門（NOR） 電路符號電路符號 邏輯表達式邏輯表達式 F=A+B 真值表真值表ABF001010100110u 邏輯門的表示方法邏輯門的表示方法 異非門（異非門（XOR） 電路符號電路符號 邏輯表達式邏輯表達式 F=A B 真值表真值表AB

12、F000011101110u 邏輯代數的基本定律邏輯代數的基本定律 邏輯代數的邏輯代數的3種基本邏輯操作種基本邏輯操作 與、或、非與、或、非在邏輯表達式中的優先級：非、與、或在邏輯表達式中的優先級：非、與、或根據與、或、非運算的定義和運算規則，可以推導出根據與、或、非運算的定義和運算規則，可以推導出一系列邏輯運算定律和規則，這是邏輯函數化簡和邏一系列邏輯運算定律和規則，這是邏輯函數化簡和邏輯電路分析、設計的基礎。輯電路分析、設計的基礎。u 邏輯代數的基本定律邏輯代數的基本定律 交換律交換律 A+B=B+A AB=BA 結合律結合律 A+（B+C）=（A+B）+C A（BC）=（AB）C 分配率

13、分配率 A+BC=（A+B）（A+C） A（B+C）=AB+AC u 邏輯代數的基本定律邏輯代數的基本定律 吸收律吸收律 A+AB=A A（A+B）=A 反演律反演律 A+B = A B A B = A + B 吸收率吸收率A+AB=A+BA（A+B）=AB重疊率重疊率 A+A=A AA=Au 邏輯代數的基本定律邏輯代數的基本定律 互補律互補律 A+A=1 A A=0 0-1律律 0+A = A 1+A = 1 0 A = 0 1 A = A u 邏輯函數的化簡邏輯函數的化簡 在設計邏輯電路時，每個邏輯表達式和一個邏輯電在設計邏輯電路時，每個邏輯表達式和一個邏輯電路相對應，須將邏輯表達式進行化

14、簡，以減少電路所路相對應，須將邏輯表達式進行化簡，以減少電路所用元器件的數量。用元器件的數量。 化簡方法有兩種化簡方法有兩種 代數化簡法代數化簡法 卡諾圖化簡法卡諾圖化簡法u代數化簡法代數化簡法 直接利用邏輯代數的基本公式和規則進行化簡的方法直接利用邏輯代數的基本公式和規則進行化簡的方法（1）并項法）并項法 利用互補率利用互補率:A+A=1，將兩項合并成一項，并消去一個變量，將兩項合并成一項，并消去一個變量 例例2.1 F = A B C+A B C = A B（C+C）= A B （分配率）（分配率） 例例2.2 F = A B+A C +A B C = A（B+C）+A B C = A（B

15、+C）+ A（B+C）= A（B+C）+（B+C） = A （反演率）（反演率）（互補率）（互補率）u代數化簡法代數化簡法（2）吸收法）吸收法 利用吸收率利用吸收率: A+AB =A，吸收掉多余項，吸收掉多余項AB 例例2.3 F = B +A B D = B （將（將AD看成一個變量）看成一個變量） 或或=B（1+AD）=B 例例2.4 F = A C +A B C +B C = A C +（A C）B + B C = A C + B C （將（將AC看成一個變量）看成一個變量） 或或 = A C（1+B）+ B C （分配率）（分配率）u代數化簡法代數化簡法（3）消去法）消去法 利用吸收率

16、利用吸收率: A+AB =A+B，消去與項中的多余因子，消去與項中的多余因子A 例例2.5 F = A B+A C+B C = A B+（A+B）C （分配率）（分配率） =A B+A B C （反演率）（反演率） =A B+C （吸收率（吸收率 ）u代數化簡法代數化簡法（4）配項法）配項法 有些函數很難直接用上述定律進行化簡，這時可利用互補率有些函數很難直接用上述定律進行化簡，這時可利用互補率A+A=1，將某些項乘以該項，展開后再消去多余項；也可，將某些項乘以該項，展開后再消去多余項；也可以先加上一些多余項或無關項，然后再做進一步化簡。以先加上一些多余項或無關項，然后再做進一步化簡。 例例2

17、.9 F = A B+A C+B C = A B+A C+B C（A+A） （配項法）（配項法） =A B+A C+A B C+A B C （分配率）（分配率） =A B（1+C）+A C（1+B） （分配率（分配率 ） =A B+A C （0-1律）律）u利用代數化簡法化簡邏輯電路利用代數化簡法化簡邏輯電路 按照邏輯電路寫出邏輯表達式按照邏輯電路寫出邏輯表達式 利用代數化簡法進行化簡利用代數化簡法進行化簡 用邏輯門實現其功能用邏輯門實現其功能 例：習題例：習題2.6（a）分析下面的邏輯電路圖，寫出相應的表達式并進行化簡分析下面的邏輯電路圖，寫出相應的表達式并進行化簡按照邏輯電路寫出邏輯表達式

18、按照邏輯電路寫出邏輯表達式abca = ABb = ABc = BF = b+c = AB+B 由吸收率由吸收率: A+AB=A+B可寫成：可寫成：F= B+BAF = A+B利用代數化簡法進行化簡利用代數化簡法進行化簡用邏輯門實現其功能用邏輯門實現其功能化簡后的電路化簡后的電路u利用代數化簡法設計邏輯電路利用代數化簡法設計邏輯電路 按照設計要求寫出邏輯表達式按照設計要求寫出邏輯表達式 利用代數化簡法進行化簡利用代數化簡法進行化簡 用邏輯門實現其功能用邏輯門實現其功能 用上述例用上述例2.9 F = A B+A C+B C =A B+A C （已化簡）（已化簡）2.3 組合邏輯電路實例組合邏輯

19、電路實例 組合邏輯電路的特點是輸入信號變化時，輸出信號也跟著變化組合邏輯電路的特點是輸入信號變化時，輸出信號也跟著變化 在計算機處理器的設計中，組合邏輯電路通常被用來產生控制在計算機處理器的設計中，組合邏輯電路通常被用來產生控制信號信號 它的輸入信號一般為指令的操作碼和狀態信號，輸出信號是寄它的輸入信號一般為指令的操作碼和狀態信號，輸出信號是寄存器、存儲器、存器、存儲器、I/O接口的讀接口的讀/寫控制信號和數據選擇信號寫控制信號和數據選擇信號u組合邏輯電路的設計步驟組合邏輯電路的設計步驟 分析該邏輯電路的邏輯要求分析該邏輯電路的邏輯要求 根據邏輯要求確定輸入變量和輸出變量根據邏輯要求確定輸入變

20、量和輸出變量 將輸入將輸入/輸出關系表示成真值表輸出關系表示成真值表 根據真值表寫出輸出函數的邏輯表達式，并化簡根據真值表寫出輸出函數的邏輯表達式，并化簡 畫出邏輯電路畫出邏輯電路 組合邏輯電路設計例組合邏輯電路設計例 例題：例題： 已知已知A、B為輸入變量，為輸入變量，F為輸出變量。要求為輸出變量。要求A、B為為0時，時，F=0，否則，否則F=1，用邏輯電路實現。，用邏輯電路實現。 分析該邏輯電路的邏輯要求：見題目要求分析該邏輯電路的邏輯要求：見題目要求 根據邏輯要求確定輸入變量和輸出變量：見題目要求根據邏輯要求確定輸入變量和輸出變量：見題目要求 將輸入將輸入/輸出關系表示成真值表輸出關系表

21、示成真值表 ABF000011101111 組合邏輯電路設計例組合邏輯電路設計例 據真值表寫出輸出函數的邏輯表達式，并化簡據真值表寫出輸出函數的邏輯表達式，并化簡 由真值表寫出邏輯表達式的方法：由真值表寫出邏輯表達式的方法：1、找出真值表中使、找出真值表中使F=1的那些輸入變量取值的組合的那些輸入變量取值的組合2、每組輸入變量取值的組合對應一個乘積項，其中取值為、每組輸入變量取值的組合對應一個乘積項，其中取值為1的寫入原變量，取值為的寫入原變量，取值為0的寫入反變量的寫入反變量3、將這些乘積項相加，即得到、將這些乘積項相加，即得到F的邏輯表達式的邏輯表達式ABF000011101111真值表真

22、值表F=AB+AB+AB =AB+A（B+B） 互補率互補率 =AB+A 吸收率吸收率 =A+B 畫出邏輯電路畫出邏輯電路u 加法器加法器 加法器是計算機基本運算部件之一加法器是計算機基本運算部件之一 由多個一位全加器組合而成由多個一位全加器組合而成 二進制一位全加器二進制一位全加器Xn Yn Cn-1 Fn Cn0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 輸入變量：輸入變量：3個個 加數加數Xn、被加數、被加數Yn和低位和低位來的進位來的進位Cn-1 輸出變量：輸出變量：2個個本位的和本位

23、的和Fn、向高位的、向高位的進位進位Cn一位全加器真值表一位全加器真值表 由真值表可的全加器輸出由真值表可的全加器輸出Fn和進位輸出和進位輸出 Cn的的表達式為：表達式為：Fn = XnYnCn-1 + XnYnCn-1 + XnYnCn-1 +XnYnCn-1Cn = XnYnCn-1 + XnYnCn-1 + XnYnCn-1 +XnYnCn-1 化簡可得：化簡可得：Fn = Xn Yn Cn-1Cn = XnYn + （XnYn）Cn-1異或門異或門一位全加器的邏輯電路見一位全加器的邏輯電路見p.43 圖圖2.19 一位全加器邏輯電路一位全加器邏輯電路 一位全加器邏輯符號一位全加器邏輯符

24、號 四位二進制加法器四位二進制加法器 將將n個加法器連接起來可組成個加法器連接起來可組成n位加法器位加法器 特點：位間進位是串行傳送（稱為行波進位），特點：位間進位是串行傳送（稱為行波進位）， 即本位全加和即本位全加和Fi必須等低位進位必須等低位進位Ci來到后才能得到來到后才能得到 缺點：加法時間與位數有關，速度較慢缺點：加法時間與位數有關，速度較慢 四位二進制并行進位加法器四位二進制并行進位加法器 特點：采用特點：采用“并行進位法并行進位法”或或“超前進位產超前進位產生電路生電路”來同時來同時形成各位的進位形成各位的進位 優點：運算速優點：運算速度大大加快度大大加快u 譯碼器譯碼器 功能：將

25、輸入編碼譯成相應的控制電位，作為芯片的片選信功能：將輸入編碼譯成相應的控制電位，作為芯片的片選信號或其他操作控制信號號或其他操作控制信號 特點：特點： 有有n個輸入變量，個輸入變量， 2n個輸出變量個輸出變量 當輸入為某一編碼時，則僅有一個輸出為當輸入為某一編碼時，則僅有一個輸出為“0”（或為（或為“1”），其余輸出均為，其余輸出均為“1”（或為（或為“0”） 常用的譯碼器芯片：常用的譯碼器芯片： 74LS139：雙：雙24譯碼器（譯碼器（n2） 74LS138：38譯碼器（譯碼器（n3）u 譯碼器譯碼器 74LS139 內部集成了兩個內部集成了兩個24譯碼器譯碼器 有有2個輸入變量，個輸入變

26、量， 22=4個輸出變量個輸出變量 邏輯符號邏輯符號引腳功能：引腳功能：E：使能端：使能端B、A：譯碼輸入端：譯碼輸入端Y0Y3：譯碼輸出端：譯碼輸出端u 譯碼器譯碼器 功能表（真值表）功能表（真值表）輸入輸入輸出輸出EBAY0Y1Y2Y3HLLLLXLLHHXLHLHHLHHHHHLHHHHHLHHHHHLE=0，譯碼器為工作狀態，譯碼器為工作狀態譯碼輸出譯碼輸出Y0Y3取決于譯取決于譯碼輸入碼輸入A、BL：0，低電平，低電平H：1，高電平，高電平X：任意：任意u 譯碼器譯碼器 74LS138 38譯碼器譯碼器 有有3個輸入變量，個輸入變量， 23=8個輸出變量個輸出變量 邏輯符號邏輯符號引

27、腳功能：引腳功能：E1、E2、E3：使能端：使能端C、B、A：譯碼輸入端：譯碼輸入端Y0Y7：譯碼輸出端：譯碼輸出端u 譯碼器譯碼器 功能表（真值表）功能表（真值表）E1、E2=0，E3=1譯碼器為工作狀態譯碼器為工作狀態譯碼輸出譯碼輸出Y0Y7取決取決于譯碼輸入于譯碼輸入A、B、C0：低電平：低電平1：高電平：高電平X：任意：任意輸輸 入入輸輸 出出E1E2E3C B AY7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 10 0 0 1 1 1 1 1 1 1 0 0 0 10 0 1 1 1 1 1 1 1 0 10 0 10 1 0 1 1 1 1 1 0 1 10 0 10 1 1

28、 1 1 1 1 0 1 1 10 0 11 0 0 1 1 1 0 1 1 1 10 0 11 0 1 1 1 0 1 1 1 1 10 0 11 1 0 1 0 1 1 1 1 1 10 0 11 1 1 0 1 1 1 1 1 1 1 X X 0X X X 1 1 1 1 1 1 1 1X 1 XX X X 1 1 1 1 1 1 1 11 X X X X X 1 1 1 1 1 1 1 1u 譯碼器譯碼器74LS138應用實例應用實例 用用74LS138（Y2）給地址為）給地址為A4HA7H的存儲器的存儲器（芯片）設計譯碼器（芯片）設計譯碼器存儲器地址（存儲器地址（4B）：）：此部分譯

29、碼，選中存儲器此部分譯碼，選中存儲器A4H 1 0 1 0 0 1 0 0A5H 1 0 1 0 0 1 0 1A6H 1 0 1 0 0 1 1 0A7H 1 0 1 0 0 1 1 1A7 A6 A5 A4 A3 A2 A1 A0選擇存選擇存儲器內儲器內部單元部單元 2.4 時序邏輯電路實例時序邏輯電路實例 時序邏輯電路與組合邏輯電路的不同在于，它的輸出不僅與當時序邏輯電路與組合邏輯電路的不同在于，它的輸出不僅與當前的輸入狀態有關，而且還與前一時刻的電路整體有關，因此前的輸入狀態有關，而且還與前一時刻的電路整體有關，因此時序邏輯電路需要對前一時刻的狀態進行記憶。時序邏輯電路需要對前一時刻的狀態進行記憶。 完成記憶功能的基本元件是觸發器。完成記憶功能的基本元件是觸發器。 觸發器是構成時序邏輯電路的基礎。觸發器是構成時序邏輯電路的基礎。 時序邏輯電路的狀態何時發生變化，是由時鐘（時序邏輯電路的狀態何時發生變化，是由時鐘（Clock）信號）信號決定的。決定的。u 電平觸發器電平觸發器 電平觸發器又稱電平觸發器又稱D鎖存器鎖存器 在時鐘信號在時鐘信號C的作用下，輸出端的作用