1、開關功率變換器的數字有源EMI控制技術摘要本論文提出一項基于可編程邏輯矩陣針對開關功率變換器中噪聲消弱的電磁兼容抑制技術。通過高頻采樣的噪聲信號，經過相位翻轉等加工后，在噪聲進入線性阻抗穩定網絡前與噪聲信號進行疊加抵消，以實現對噪聲的抑制。此技術通過單項ACDC變換器的仿真和實驗證明其可行性。此技術可推廣使用到DC/DC變換器中替換傳統意義下因PCB體積限制而無法使用的無源濾波器。因此，這項技術將有可能在對體積有要求嚴格的工業場合中得以應用。關鍵詞：AC/DC變換器，DC/DC變換器，數字有源濾波器，電磁兼容（EMI），可編程邏輯矩陣（FPGA），無源濾波器（PEF）1. 導讀出于設計成本的考

2、慮，電磁兼容設計應在一個功率轉換器的研發初期進行考慮。然而， EMC設計中勢必包含一系列的測量誤差。這可以從減小耦合路徑和增大共模干擾對地的距離等方面考慮。一個產品從設計階段到模型檢驗和大批量生產的過程中，對噪聲抑制的能力逐漸下降。作為功率轉換器設計第一步，在設計階段就應該分析其電磁干擾的產生，并選擇所要采取的抑制方法。目前使用最廣泛的是無源濾波器19，但其花費高，收益小，體積大。其他的一些方法，例如擴頻調制1014、軟開關技術1518在實際中也收效甚微。有源模擬電磁濾波器能進行基本噪聲抑制，并且優點是價格低，易使用。然而，它的局限性在于它也需要一些無源器件來完成對噪聲的抑制1922。同時，裝

3、換器的負阻抗對其穩定性也有很大影響2327。這主要取決于EMI濾波器中無源器件的選取及功率轉換器的安裝。因此，濾波器的界面阻抗是使轉換器穩定的重要條件。并且，無源濾波器尺寸也不固定，隨電流變化率、電壓變化率等輸入參數的變化而變化。而針對花費的減少的要求，功率轉換器趨向數字化控制2834。其通常可基于FPGA技術實現數學化的資源開發。Fig. 1.開關功率變換器中DAEF和PEF的應用對比本論文中，將提出一種基于FPGA的電磁干擾抑制技術。它也被稱為有源數字濾波器（DAEF）。這項基于FPGA的濾波方法，可彌補之前其他抑制技術的很多不足。針對電磁噪聲的共模干擾的抑制效果可與無源濾波器進行對比。在

4、Fig. 2中，噪聲的耦合回路針對的大地而不是返回回路。然而，耦合電路到中性點之間的差模干擾也被消弱。事實證明，對開關轉換器中共模信號的抑制大多數是非對稱的而非對稱的。Fig. 1就展示了一個無源濾波器和有源數字濾波器對共模干擾抑制的簡易框圖。結果表明，隨輸入電壓的變化，無源濾波器的體積不斷增加，而有源數字濾波器的體積不變。進而所用PCB板的面積和其質量隨之增加。因此，有源數字濾波器在中大電流轉換器中有較大競爭優勢。Fig.2. 數字有源EMI控制器的結構圖因為DAEF可在離散域使用硬件描述語言進行模擬，并且它不依賴于頻率；因此，圖中有源模擬電磁濾波器不考慮信號相位扭曲35。然而，電路中的輸入

5、電容會產生一個無意義的延時，反過來使的噪聲發生無意義的轉變。本文的框架如下。在第2節中，闡述的是提出的DAEF的整體設計思路和設計原則。在第3節中，傳遞函數的推導及關鍵波形的分析。第4、5節中，仿真和實驗結果的驗證。最后，在第6節進行總結。2. 整體設計思路和設計原則該DAEF的設計目的是消除或最小化電路中產生的不希望的干擾信號。這些干擾信號傾向于流入單元并網系統和配電系統輸入軌道。這個有源濾波技術通過改變幅值和頻率來仿效隨機產生的噪聲信號。因此，這個噪聲信號要采用高速的ADC采樣后進行相位翻轉運算。之后，經過DAC轉換輸出引導EMI無用信號的產生。Fig. 2展示了有源EMI濾波器的整體設計

6、思路。在Fig. 2中，數字EMI濾波器的輸入參數為進過高通濾波的噪聲電壓。這個噪聲電壓通過高速ADC模塊采樣，并經過反相器反相進行處理，經DAC模塊轉換輸出。這個轉換信號的反饋也會經過一個寄生的低通濾波器濾除高頻噪音。其輸入電容Cinj也會防止ADC模塊被功率轉換器加載。表 DAEF組成器件的功耗Fig.3. 基于FPGA的數字EMI濾波器的反饋框圖3. 分析和設計方法在很多的期刊雜志上都已經發表無源濾波器的分析和設計流程。他們的優缺點也已經被指出，但體積和功耗的問題還是設計工程師一直考慮的。這就是說，無源濾波器在忽略設計的最優程度的條件下，其體積和功耗會隨著電路電壓、電流變化率的變化成比例

7、增加。進一步忽略電路自身熱耗，DAEF的功耗也比PEF小，詳見表1。在本節中，會進一步論證DAEF在EMI抑制上的可行性，系統框圖見Fig. 3。閉環系統傳遞函數為其中，Y（s）為無噪聲輸入的EMI函數的單位階躍；X（s）為有噪聲輸入的EMI函數；X（s）為數據處理后產生的EMI噪音。在理論上，X（s）與X（s）的幅值相等，以得到全部的EMI噪音。然而，事實上，由于電路的寄生參數而無法實現。因此，Y(s)=X(s)X(s)0。K2為相位翻轉后的增益；K1為系統增益；H（s）為高通濾波器的拉布拉斯變換的傳遞函數，為其中，1 =2··f1 =1/(Rs·Cs)為高頻濾

8、波器的轉折頻率。G（s）是RC低通濾波器的拉布拉斯傳遞函數，為其中，2 =2··f2 =1/(Rinj·Cinj) 為低通濾波器的轉折頻率。Dzoh(s)為ADC和DAC的零階保持器（ZOH）的拉布拉斯傳遞函數。為其中，T為ZOH的采樣頻率。將s=j帶入（4）式得其增益和幅值為于是，ZOH在閉環反饋的作用是增加sin(T/2)的增益和導致一個T/2的相位轉換，而這就是一個可忽略的時間延時。將H（s），G（s）和Dzoh（s）分別帶入（1）式中得Fig. 3中閉環反饋框圖的傳函數為（8）式幅值和相位的頻率響應詳見Fig. 4(a) 和(b)。為了盡可能的減弱噪聲干擾

9、，（8）式中反饋傳遞函數的幅值盡可能的大。這可增加系統增益K1。當K1為100時，理論上可得10kHz到30MHz的噪音可降到50dB以下。事實上，由于寄生參數的存在，只能達到2030dB的效果。系統的增益也因體積而不能超過100 。此時，DAEF相對于PEF的優勢將不再明顯。在Fig. 4中，在180°處將sine函數發生符號改變，ZOH的頻率特性對整體減弱傳遞函數會有明顯影響。Fig.4. 數字有源EMI 濾波器的頻率響應。（a）幅值，（b）相位4. 計算機仿真和實驗結果本節由PSPICE軟件36得到初步仿真結果。需要指出，仿真的目的不是比較轉換電路的不同而是比較在仿真和實驗環境

10、在DAEF和PEF之間的不同表現。包括DAEF和PEF的整個電路用MATLAB/PSPICE/Modelsim進行協同仿真。在Fig. 5中，方框SLPS中包括這個電路在PSPICE下的仿真。DAEF的運算法則為在MATLAB/Simulink平臺下在modelsim方框和整個電路中進行仿真。Fig. 6為PSpice中的轉換電路。Fig.5. 仿真電路的反饋框圖Fig.6. SLPS MATLAB模型的仿真電路表 AC/DC轉換器的仿真參數軟件的庫文件中有除了50線性阻抗穩定網絡（LISN）的絕大多數所需的組合模型。DAEF電路使用庫文件中有的ADC，DAC模型構建。這些裝置的分辨率為14位

11、，ADC的采樣頻率設為200MSPS，大約為發射頻率為30MHz的EMC上限頻率的十倍左右。在這種情況下，香農采樣定理沒有充分考慮信號幅值和頻率的變化。因此，采樣過密需要充足和完整的信號離散化。由于位分辨和采樣率的問題，達不到采樣條件，結果導致DAEF離散化的采樣信號（檢測出的）和疊加信號（重組的）出現相位誤差。轉換參數見表II。Fig.7. 無EMI濾波器時的噪聲結果Fig.8. 帶有無源輸入EMI濾波器的噪聲結果Fig.9. 帶有所述數字輸入EMI濾波器的噪音結果首先，在未連接EMI濾波器的情況下進行仿真。之后，加入無源模擬濾波器以便觀察輸入噪聲減弱對這個電路的影響。在第三個模型中，將數字

12、濾波器加入沒有無源濾波器的電路中。在所有的仿真模型中，FFT分析是展示LISN檢測端口檢測電壓與噪聲電壓之間的關系。在Figs. 79中，波形圖分別無EMI濾波器，無源濾波器和數字濾波器的情況下EMI的噪聲頻帶。由圖可得，有DAEF的情況下，EMI噪聲減弱20dB。注意到，在第一個諧振波峰數字濾波器的效果優于PEF。然而，本次試驗的目的是通過DAEF找到合適的EMI解決方案替換PEF，只要DAEF的仿真結果優于或等于PEF即可。仿真結果詳見表III。5. 實驗及結果為了驗證前面提出的技術，使用一個帶有PFC控制的80W ac/ac開關電源和作為被測部件（UUT）。被測部件的參數見表III。表

13、DAEF和PEF仿真結果的對比表 實驗電路參數DAEF的主要部分在表III中列出。因為使用高速的DAC和ADC模塊，所以轉換器的采樣頻率要達到30MHz。CPLD/FPGA用來完成對ADC采樣信號進行邏輯函數的位取反。賽靈思CPLD的程序使用JTAG和Webpack軟件燒寫程序。I/O端口的CPLD被設置為DAC和ADC與之間一個界面。CPLD的特征擁有靈活、低功耗和低花費等特點。被測單元的傳導發射誤差按照CISPR22標準測量。三個測試對象中分別在無任何EMI濾波器，有PEF和僅考慮有源數字濾波器，以及從PCB板上移除PEF等情況下的測量。測試計劃見Fig. 10，放大視圖見Fig. 11。

14、Fig.10. 誤差實驗的建立和實施Fig.11. 包括DAEF的實驗原型Fig.12. 所述DAEF濾波器的輸入和輸出電壓信號實驗中有關概念的證明見后續圖片。Fig. 12為DAEF輸入輸出端口測量波動電壓和疊加波動電壓。被測單元開關頻率和理想頻率消弱的EMI噪聲波形180°異相。Fig.13. 無濾波器的UUT誤差波形圖Fig.14. 僅有PEF的UUT誤差波形圖Fig.15. 僅有DAEF的UUT誤差波形圖Fig. 13圖中波形為沒有任何濾波器的被測單元的傳導誤差頻帶。幅值達到80dB的高波峰可視為較低頻帶。Fig. 14圖中波形為在被測單元輸入端隨PEF引入振幅的減弱。同理，

15、Fig. 15 為DAEF的波形。使用此方法可減弱都30dB。表實驗誤差對比（PEF和DAEF）表V為PEF和DAEF在不同頻率上一些波峰的實驗對比。Fig. 16為DAEF替換PEF后的噪聲消弱效果圖，以此來證實此方法的正確性。Fig.16. PEF和DAEF噪聲消弱的對比Fig.17. 80W轉換器原型中PEF和DAEF的PCB板大小比較Fig. 17為PEF和DAEF實際PCB板尺寸的比較。當使用80W的變換器時，DAEF PCB尺寸為PEF的一半。當使用500W的轉換器時，PEF的體積增加，而DAEF的體積不變。這是因為DAEF的體積不決定于轉換器的電壓和電流變化率。進一步對比，由于D

16、AEF的器件大多使用芯片，所以DAEF的高度要比PEF小。而且，PEF的質量也與轉換器的輸入電壓電流變化率成正比。這些因素又導致所需PCB面積和價格的上升。.總結在本篇論文中，提出了一個以FPGA為基礎抑制EMI傳導干擾的技術。這項技術使用例如ADC和DAC采樣單元對EMI噪聲源進行離散變換。這個系統的框架已經說明。混合系統也用部分離散和部分連續進行了分析。系統傳遞函數也用S域的等式進行表示。對于幅值削弱的傳遞函數的品質因數也證實在理想帶寬內疊加信號增益對其信號衰減有直接影響。最后，對PEF和DAEF進行了仿真和實驗，忽略無源EMI方案的不足，可得DAEF的EMI抑制效果等于或優于PEF。然而

17、，DAEF與PEF在價格上仍有較大的劣勢。 參考文獻：1 K. Raggl, T. Nussbaumer, and J. W. Kolar, “Guideline for a simplifieddifferential-mode EMI filter design,”IEEE Trans. Ind. Electron., vol. 57,no. 3, pp. 10311040, Mar. 2010.2 K. Mainali and R. Oruganti, “Conducted EMI mitigation techniques forswitch-mode power converters

18、: A survey,” IEEE Trans. Power Electron.,vol. 25, no. 9, pp. 23442356, Sep. 2010.3 Y. Maillet, R. Lai, S. Wang, F. Wang, R. Burgos, and D. Boroyevich,“High-density EMI filter design for DC-fed motor drives,” IEEE Trans.Power Electron., vol. 25, no. 5, pp. 11631172, May 2010.4 R. Lai, Y. Maillet, F.

19、Wang, S. Wang, R. Burgos, and D. Boroyevich,“An integrated EMI choke for differential-mode and common-mode noisesuppression,” IEEE Trans. Power Electron., vol. 25, no. 3, pp. 539544,Mar. 2010.5 J.-I. Itoh and F. Hayashi, “Ripple current reduction of a fuel cell for asingle-phase isolated converter u

20、sing a DC active filter with a center tap,”IEEE Trans. Power Electron., vol. 25, no. 3, pp. 550556, Mar. 2010.6 S. Ye, W. Eberle, and Y. F. Liu, “A novel EMI filter design method forswitching power supplies,” IEEE Trans. Power Electron., vol. 19, no. 6,pp. 16681678, Nov. 2004.7 R. D. Middlebrook, “I

21、nput filter considerations in design and applicationof switching regulators,” inProc. IEEE Ind. Appl. Soc. Annu. Meeting,1976, pp. 336382.8 F. L. Martin and F. W. Arthur, “Input filter design for multiple-module DCpower systems,”IEEE Trans. Power Electron., vol. 11, no. 3, pp. 472488,May 1996.9 F. C

22、. Lee and Y. Yuan, “Input-filter design for switching regulators,” IEEETrans. Aerosp. Electron. Syst., vol. AES-15, no. 5, pp. 627634, Sep. 1979.10 G. M. Dousoky, M. Shoyama, and T. Ninomiya, “FPGA-based spread-spectrum schemes for conducted-noise mitigation in DCDC power con-verters: Design, implem

23、entation, and experimental investigation,” IEEETrans. Ind. Electron., vol. 58, no. 2, pp. 429435, Feb. 2011.11 S. Kaboli and J. A. M. Agah, “Application of random PWM technique forreducing the conducted electromagnetic emissions in active filters,” IEEETrans. Ind. Electron., vol. 54, no. 4, pp. 2333

24、2343, Aug. 2007.12 L. A. Barragan, D. Navarro, J. Acero, and I. J. M UrrizaBurdio, “FPGAimplementation of a switching frequency modulation circuit for EMI re-duction in resonant inverters for induction heating appliances,” IEEETrans. Ind. Electron., vol. 55, no. 1, pp. 1120, Jan. 2008.13 F. Mihalic

25、and D. Kos, “Reduced conductive EMI in switched-modeDCDC power converters without EMI filters: PWM versus randomizedPWM,”IEEE Trans. Power Electron., vol. 21, no. 6, pp. 17831794, Nov.2006.14 J. Balcells, A. Santolaria, A. Orlandi, D. Gonzales, and J. Gago, “EMIreduction in switched power converters

26、 using frequency modulation tech-niques,”IEEE Trans. Electromagn. Compat., vol. 47, no. 3, pp. 569576,Aug. 2005.15 P. R. Nabhazsanan, T. Warit, W. Khangern, and S. Nitta, “Analysis ofconducted EMI emission on a soft-switched boost converter using a singleswitch,” inProc. 3rd Int. Symp. Electromagn.

27、Compat., May 2124, 2002,pp. 545548.16 A. Jangwanitlert, J. C. Balda, and K. J. Olejniczak, “Analysis of conductedEMI emissions on a soft-switched full bridge dc-dc converter with a fixedswitching frequency,” inProc. 29th Annu. Conf. IEEE Ind. Electron. Soc.,Nov. 26, 2003, vol. 3, pp. 29062910.17 A.

28、Jangwanitlert and J. Songboonkaew, “Evaluation of conducted EMIemissions on ZVZCS PWM DC-DC converters with a fixed switchingfrequency,” inProc. Int. Conf. Power Electron. Drives Syst., Jan. 1618,2006, vol. 1, pp. 119122.18 Z. Dongbing, D. Y. Chen, and F. C. Lee, “An experimental comparisonof conduc

29、ted EMI emissions between a zero-voltage transition circuitand a hard switching circuit,” inProc. 27th Annu. IEEE Power Electron.Specialists Conf., Jun.2327, 1996, vol. 2, pp. 19921997.19 W. Chen, X. Yang, and Z. Wang, “A novel hybrid common-mode EMIfilter with active impedance multiplication,”IEEE

30、Trans. Ind. Electron.,vol. 58, no. 5, pp. 18261834, May 2011.20 S. Wang, Y. Y. Maillet, F. Wang, D. Boroyevich, and R. Burgos, “In-vestigation of hybrid EMI filters for common-mode EMI suppression ina motor drive system,” IEEE Trans. Power Electron., vol. 25, no. 4,pp. 10341045, Apr. 2010.21 W. Chen

31、, X. Yang, and Z. Wang, “An active EMI filtering techniquefor improving passive filter low frequency performance,” IEEE Trans.Electromagn. Compat., vol. 48, no. 1, pp. 172177, Feb. 2006.22 J. Biela, A. Wirthmueller, R. Waespe, M. L. Heldwein, K. Raggl, andJ. W. Kolar, “Passive and active hybrid inte

32、grated EMI filters,” IEEETrans. Power Electron., vol. 24, no. 5, pp. 13401349, May 2009.23 M. U. Iftikhar, D. Sadarnac, and C. Karimi, “Input filter damping designfor control loop stability of DC-DC converters,” inProc. IEEE Int. Symp.Ind. Electron., Jun. 47, 2007, pp. 353358.24 R. Vimala, K. Baskar

33、an, and K. R. Aravind Britto, “Impedance compat-ibility analysis of EMI filter based on circuit model,” in Proc. 10th Int.Conf. Electromagn. Interference Compat., Nov. 2627, 2008, pp. 2732.25 W. Chen, X. Yang, and Z. Wang, “Analysis of insertion loss and impedancecompatibility of hybrid EMI filter b

34、ased on equivalent circuit model,”IEEE Trans. Ind. Electron., vol. 54, no. 4, pp. 20572064, Aug. 2007.26 K. Louati, D. Sadarnac, and C. Karimi, “Input filter influence on the controlstability of DC/DC converters,” inProc. IEEE Int. Symp. Ind. Electron.,May 47, 2004, vol. 2, pp. 11651171.27 B. Choi a

35、nd B. H. Cho, “Intermediate line filter design to meet bothimpedance compatibility and EMI specifications,” IEEE Trans. PowerElectron., vol. 10, no. 5, pp. 583588, Sep. 1995.28 Y. Qiu, H. Liu, and X. Chen, “Digital average current-mode control ofPWM DCDC converters without current sensors,” IEEE Tra

36、ns. Ind.Electron., vol. 57, no. 5, pp. 16701677, May 2010.29 M. Barai, S. Sengupta, and J. Biswas, “Digital controller for DVS-enabledDCDC converter,”IEEE Trans. Power Electron., vol. 25, no. 3, pp. 557573, Mar. 2010.30 A. de Castro and E. Todorovich, “High resolution FPGA DPWM basedon variable clock phase shifting,” IEEE Trans. Power Electron., vol. 25,no. 5, pp. 11151119, May 2010.31 L. Corradini, P. Mattavell