1、eda期末考試試題 第一部分：填空題 1.一般把eda技術(shù)的進展分為三個階段，并向著方向進展。 2.eda技術(shù)在應(yīng)用設(shè)計領(lǐng)域主要包含哪四個方面的內(nèi)容（1）2） （3）eda工具軟件（4） eda開發(fā)系統(tǒng) 。 3eda技術(shù)的基本特征（1）（2）；（3）合和優(yōu)化；（4）并行工程；（5）開放性和標(biāo)準化。 4當(dāng)前最流行的并成為ieee標(biāo)準的硬件描語言是。 5什么是pld？ 答： pld，programmable-logic-device，即可編程規(guī)律器件。是一種具有內(nèi)建結(jié)構(gòu)、由用戶編程以實現(xiàn)某種規(guī)律功能的新型規(guī)律器件。 6spld的基本結(jié)構(gòu)框圖是什么？ 7一般cpld器件至少包含，和種基本結(jié)構(gòu)。 一般

2、fpga器件至少包含可編程規(guī)律功能塊/clb、iob/可編程i/o塊和pi/可編程內(nèi)部互連三類可編程資源。 8用prom完成半加器/全加器的示意圖。 9使用方框圖示意出采納硬件描述語言設(shè)計硬件電路進行由上而下的設(shè)計的三個層次為： 10可編程規(guī)律器件的進展趨勢在哪5個方面（1）向進展（2）向低電壓、低功耗的綠色器件方向進展（3）向更高速可猜測延時的方向進展 （4）向在pld內(nèi)嵌入多種功能模塊的方向進展 （5）向模數(shù)混合可編程的方向進展 11目前，在pld器件制造與生產(chǎn)領(lǐng)域的三大公司為12fpga的創(chuàng)造者是isp編程技術(shù)的創(chuàng)造者是 13、目前常見的可編程規(guī)律器件的編程和配置工藝包括基于2、和 14

3、、基于eprom、e2prom和快閃存儲（flash）器件的可編程器件，在系統(tǒng)斷電后編程信 息不丟失 15、采納sram結(jié)構(gòu)的的可編程器件，在系統(tǒng)斷電后編程信息 16、verilog-hdl于的基礎(chǔ)上演化而來的。 于ieee標(biāo)準，其為 17、一個基本的verilog-hdl程序由構(gòu)成。 18、一個完整的verilog-hdl設(shè)計模塊包括：模塊關(guān)鍵字和模塊名、端口列表、端口定義、 和功能描述4部分。 19、verilog-hdl模塊的i/o端口聲明用來聲明模塊端口定義中各端口數(shù)據(jù)流淌方向，包括 20、verilog-hdl語言的三種常用的模型描述方法為、和。 21verilog-hdl的數(shù)值集合

4、由哪四種基本的值組成（1）（2）3）4）。 22、10hxf=10hzf=23、標(biāo)識符count、count、count是代表同一標(biāo)識符嗎？ 24、wor和trior連線類型，在多重驅(qū)動時 ，具有特性的連線；wand和triand 連線類型，在多重驅(qū)動時，具有 線與 特性的連線。 25、wire15:0 wire-b表示連線寬度為。 26、tri7:0bus表示。 27、常用的register 型變量主要為、和四種。 28、若a=5b10x01,b=5b10x01,則 a= =b的結(jié)果為a= = =b的結(jié)果為29、若a=5b11011,b=5b10101,則有 a= |b= a= ab=30、

5、若a=8b1000_0100 則a3的結(jié)果為 a3的結(jié)果為 31、對于verilog-hdl語言中的關(guān)鍵字，在建模時都必需 32、max+ plus軟件是公司自己開發(fā)的 33、max+ plus軟件支持的設(shè)計的方式有圖形輸入、文本輸入、波形輸入和符號輸入等不 同的編輯方式。 34.max+ plus軟件環(huán)境下，執(zhí)行原理圖輸入設(shè)計法，應(yīng)選擇保存的擴展名應(yīng)為若在max+ plus軟件環(huán)境下，執(zhí)行文本輸入設(shè)計法，應(yīng)選擇文本輸入方式。對于verilog語言其設(shè)計文件保存的擴展名應(yīng)為 第一部分思索題： 1、談?wù)勀銓da技術(shù)的理解。(什么是eda)。 eda技術(shù)就是以大規(guī)模可編程規(guī)律器件為設(shè)計載體，以硬

6、件描述語言為系統(tǒng)規(guī)律描述的主要表達方式，以計算機、大規(guī)模可編程規(guī)律器件的開發(fā)軟件及試驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的規(guī)律編譯、規(guī)律化簡、規(guī)律分割、規(guī)律綜合及優(yōu)化、規(guī)律布局布線、規(guī)律仿真，直至完成對于特定目標(biāo)芯片的適配編譯、規(guī)律映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)，或稱為ies/asic自動設(shè)計技術(shù)。 2、eda技術(shù)的精髓是什么？它們各自的含義是什么？ 答：精髓是建模、仿真、綜合。建模指的是用硬件描述語言描述電路的功能；仿真指的是驗證所建模型的電路功能；綜合是指把軟件模型轉(zhuǎn)化為硬件電路。 3.簡要解釋建模、仿

7、真和綜合的含義。 答：建模是指用硬件描述語言描述電路的功能。仿真是指驗證電路的功能。綜合是指把軟件模型轉(zhuǎn)化為硬件電路。 4、eda技術(shù)的主要特征有哪些？ 答：自頂向下的設(shè)計方法；采納硬件描述語言；高層綜合優(yōu)化；并行工程；開放性和標(biāo)準化。 5、什么是硬件描述語言？用硬件描述語言設(shè)計電路有哪些優(yōu)點？ 答：是一種用于設(shè)計硬件電子系統(tǒng)的計算機語言，它用軟件編程的方式來描述電子系統(tǒng)的功能、電路結(jié)構(gòu)和連接形式；與傳統(tǒng)的門級描述方式相比，它更適合簡單數(shù)字電子系統(tǒng)的設(shè)計。 突出的優(yōu)點： 語言的公開可利用性； 設(shè)計與工藝的無關(guān)性； 寬范圍的描述力量； 便于組織大規(guī)模系統(tǒng)的設(shè)計； 便于設(shè)計的復(fù)用、溝通、保存和修改

8、等。 6、top-down與bottom-up的硬件電路的設(shè)計方法各有何優(yōu)缺點? 答：top-down的設(shè)計方法有利于早期發(fā)覺結(jié)構(gòu)設(shè)計上的錯誤，避開設(shè)計工作的鋪張，削減了規(guī)律功能仿真的工作量，提高了設(shè)計的一次勝利率。 6、描述用verilog-hdl語言，建模的一般步驟（流程）？ 設(shè)計過程中可用有關(guān)軟件進行各種仿真；在線升級； 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、牢靠性高。 3、從使用的角度講，eda技術(shù)主要包括幾個方面的內(nèi)容？ 答：eda技術(shù)的學(xué)習(xí)主要應(yīng)把握四個方面的內(nèi)容： 大規(guī)模可編程規(guī)律器件； 硬件描述語言； 軟件開發(fā)工具； 試驗開發(fā)系統(tǒng)。其中，硬件描述語言是重點。 8、硬件描述

9、語言vhdl的特點是什么？ vhdl是一種具備形式化、層次化和規(guī)范化的硬件描述語言。1硬件相關(guān)結(jié)構(gòu)2 vhdl的并發(fā)性3混合級描述以及混合級模擬。 9、對于目標(biāo)器件為fpga/cpld的vhdl設(shè)計，其工程設(shè)計包括幾個主要步驟？每步的作用是什么？每步的結(jié)果是什么？ 答：第一:需要進行“源程序的編輯和編譯”用肯定的規(guī)律表達手段將設(shè)計表達出來; 其次：要進行“規(guī)律綜合”-將用肯定的規(guī)律表達手段將表達出來的設(shè)計經(jīng)過一系列的操作，分解成一系列的規(guī)律電路及對應(yīng)的關(guān)系（電路分解）； 第三：要進行目標(biāo)器件的“布線/適配”-在選用的目標(biāo)器件中建立這些基本規(guī)律電路的對應(yīng)關(guān)系（規(guī)律實現(xiàn)） 第四：目標(biāo)器件的編程下載

10、-將前面的軟件設(shè)計經(jīng)過編程變成詳細的設(shè)計系統(tǒng)（物理實 現(xiàn)）；最終要進行硬件仿真/硬件測試-驗證所設(shè)計的系統(tǒng)是否符合要求。同時，在過程中要進行有關(guān)“仿真”-模擬有關(guān)設(shè)計結(jié)果與設(shè)計構(gòu)想是否相符。設(shè)計基本流程如圖所示。 10、ip是什么？ip與eda技術(shù)的關(guān)系是什么？ 答：ip在eda技術(shù)開發(fā)中具有非常重要的地位；與eda、固ip、硬ip軟ip通常是以硬件描述語言hdl源文件的形式消失。而ip的產(chǎn)生可以簡化eda設(shè)計的簡單度。 11、表達式c=a+b中，a、b和c的數(shù)據(jù)類型都是std_logic_vector，是否能直接進行加法運算？說明緣由和解決方法。 12、vhdl中有哪三種數(shù)據(jù)對象？具體說明它

11、們的功能特點及使用方法。 答:在vhdl中，數(shù)據(jù)對象(data objects)類似于一種容器，它接受不同數(shù)據(jù)類型的賦值。 數(shù)據(jù)對象有三種，即常量(constant)、變量(variable)和信號(signal)。 前兩種可以從傳統(tǒng)的計算機高級語言中找到對應(yīng)的數(shù)據(jù)類型，其語言行為與高級語言中的變量和常量非常相像。但信號是具有更多的硬件特征的特別數(shù)據(jù)對象，是vhdl中最有特色的語言要素之一。 1）常量(constant) 常量代表數(shù)字電路中的電源、地、恒定規(guī)律值等常數(shù)；常量的定義和設(shè)置主要是為了使設(shè)計實體中的常數(shù)更簡單閱讀和修改。例如，將位矢的寬度定義為一個常量，只要修改這個常量就能很簡單地轉(zhuǎn)

12、變寬度，從而轉(zhuǎn)變硬件結(jié)構(gòu)。在程序中，常量是一個恒定不變的值，一旦作了數(shù)據(jù)類型的賦值定義后，在程序中不能再轉(zhuǎn)變，因而具有全局意義。 2）變量(variable) 變量代表暫存某些值的載體，變量常用在實現(xiàn)某種算法的賦值語句中；在vhdl語法規(guī)章中，變量是一個局部量，只能在進程和子程序中使用。變量不能將信息帶出對它作出定義的當(dāng)前設(shè)計單元。變量的賦值是一種抱負化的數(shù)據(jù)傳輸，是馬上發(fā)生，不存在任何延時的行為。 3）信號(signal) 信號代表物理設(shè)計中的某一條硬件連接線，包括輸入、輸出端口。是描述硬件系統(tǒng)的基本數(shù)據(jù)對象。信號可以作為設(shè)計實體中并行語句模塊間的信息溝通通道。 在vhdl中，信號及其相關(guān)的

13、信號賦值語句、決斷函數(shù)、延時語句等很好地描述了硬件系統(tǒng)的很多基本特征。如硬件系統(tǒng)運行的并行性；信號傳輸過程中的慣性延時特性；多驅(qū)動源的總線行為等。時序電路中觸發(fā)器的記憶特性。 信號作為一種數(shù)值容器，不但可以容納當(dāng)前值，也可以保持歷史值。這一屬性與觸發(fā)器的記憶功能有很好的對應(yīng)關(guān)系。 13、信號與變量的區(qū)分有哪些？信號可以用來描述哪些硬件特性？ 答：變量賦值與信號賦值的區(qū)分在于，變量具有局部特征，它的有效只局限于所定義的一個進程中，或一個子程序中，它是一個局部的、臨時性數(shù)據(jù)對象(在某些狀況下)。對于它的賦值是馬上發(fā)生的(假設(shè)進程已啟動)，即是一種時間延遲為零的賦值行為。 信號則不同，信號具有全局性

14、特征，它不但可以作為一個設(shè)計實體內(nèi)部各單元之間數(shù)據(jù)傳送的載體，而且可通過信號與其他的實體進行通信(端口本質(zhì)上也是一種信號)。信號的賦值并不是馬上發(fā)生的，它發(fā)生在一個進程結(jié)束時。賦值過程總是有某種延時的，它反映了硬件系統(tǒng)并不是馬上發(fā)生的，它發(fā)生在一個進程結(jié)束時。賦值過程總是有某些延時的，它反映了硬件系統(tǒng)的重要特性，綜合后可以找到與信號對應(yīng)的硬件結(jié)構(gòu)，如一根傳輸導(dǎo)線、一個輸入/輸出端口或一個d觸發(fā)器等。 14、名詞解釋：vhdl、.實體說明、.結(jié)構(gòu)體、類屬表、數(shù)據(jù)對象、并行語句、程序包。 答：1）vhdl（very high speed intergated circuit hardware de

15、scription language）:特別 高速集成電路的硬件描述語言。 2）實體說明：用來描述電路器件的外部狀況及各信號端口的基本性質(zhì)。 3）結(jié)構(gòu)體:通過若干并行語句來描述設(shè)計實體的規(guī)律功能（行為描述）或內(nèi)部電路結(jié)構(gòu)（結(jié)構(gòu)描述），從而建立設(shè)計實體輸出與輸入之間的關(guān)系。 4）類屬表:用來確定設(shè)計實體中定義的局部常數(shù)，用以將信息參數(shù)傳遞到實體，用類屬表指明器件的一些特征。最常用的是上升沿和下降沿之類的延遲時間，負載電容、驅(qū)動力量和功耗等。 5）數(shù)據(jù)對象:數(shù)據(jù)對象是數(shù)據(jù)類型的載體，共有三種形式的對象：constant（常量）、variable（變量）、signal（信號）。 6）并行語句:并行語

16、句有五種類型，可以把它們看成結(jié)構(gòu)體的五種子結(jié)構(gòu)。這五種語句結(jié)構(gòu)本身是并行語句，但內(nèi)部可能含有并行運行的規(guī)律描述語句或挨次運行的規(guī)律描述語句，如進程內(nèi)部包含的即為挨次語句。五種語句結(jié)構(gòu)分別為塊語句、進程語句、信號賦值語句、子程序調(diào)用語句和元件例化語句。 7）程序包:程序包可定義一些公用的子程序、常量以及自定義數(shù)據(jù)類型等。各種vhdl編譯系統(tǒng)都含有多個標(biāo)準程序包，如std-logic-1164和standard程序包。用戶也可已自行設(shè)計程序包。程序包由兩個獨立的單元組成：程序包聲明單元和程序包體單元構(gòu)成。 8、元件例化語句的作用是什么？ 答：元件例化語句作用：把已經(jīng)設(shè)計好的設(shè)計實體稱為一個元件或一

17、個模塊，它可以被高層次的設(shè)計引用。是使vhdl設(shè)計構(gòu)成自上而下層次設(shè)計的重要途徑。 15、信號與變量的區(qū)分有哪些？信號可以用來描述哪些硬件特性？ 答：變量賦值與信號賦值的區(qū)分在于，變量具有局部特征，它的有效只局限于所定義的一個進程中，或一個子程序中，它是一個局部的、臨時性數(shù)據(jù)對象(在某些狀況下)。對于它的賦值是馬上發(fā)生的(假設(shè)進程已啟動)，即是一種時間延遲為零的賦值行為。 信號則不同，信號具有全局性特征，它不但可以作為一個設(shè)計實體內(nèi)部各單元之間數(shù)據(jù)傳送的載體，而且可通過信號與其他的實體進行通信(端口本質(zhì)上也是一種信號)。信號的賦值并不是馬上發(fā)生的，它發(fā)生在一個進程結(jié)束時。賦值過程總是有某種延時

18、的，它反映了硬件系統(tǒng)并不是馬上發(fā)生的，它發(fā)生在一個進程結(jié)束時。賦值過程總是有某些延時的，它反映了硬件系統(tǒng)的重要特性，綜合后可以找到與信號對應(yīng)的硬件結(jié)構(gòu)，如一根傳輸導(dǎo)線、一個輸入/輸出端口或一個d觸發(fā)器等。 16、什么是并行語句？什么是挨次語句？ 答：并行語句主要用來描述模塊之間的連接關(guān)系，挨次語句一般用來實現(xiàn)模塊算法部分。 17、進程語句的特點是什么？ 答：進程(process)語句是最具vhdl語言特色的語句。由于它供應(yīng)了一種用算法(挨次語句)描述硬件行為的方法。進程實際上是用挨次語句描述的一種進行過程，也就是說進程用于描述挨次大事。 主要特點有：進程與進程或其它并發(fā)語句之間的并發(fā)性；進程內(nèi)

19、部的挨次性；進程的啟動于掛起（由敏感信號的變化來啟動），并不是任何時候都處于啟動狀態(tài)。：進程與進程或其它并發(fā)語句之間的通信。 18、什么是重載運算符？vhdl的ieee庫中的哪個程序包預(yù)定義了該操作符？ 答：為不同數(shù)據(jù)類型間的運算帶來極大的便利, 通過重新定義運算符的方式，允許被重載的運算符能夠?qū)π碌臄?shù)據(jù)類型進行操作，或者允許不同的數(shù)據(jù)類型之間用此運算符進行運算。這就是重載運算符。vhdl的ieee庫中的std_logic_unsigned程序包預(yù)定義了該操作符。 19、并行信號賦值語句有哪三種形式？條件信號賦值語句又分別與什么語句等效？ 答：簡潔信號賦值語句、條件信號賦值語句和選擇信號賦值語

20、句。 條件信號賦值語句與進程中的多選擇if語句等價。 20、case語句有什么特點？其分支條件使用時有哪些留意事項？ 答：case語句依據(jù)滿意的條件直接選擇多項挨次語句中的一項執(zhí)行。用來描述總線或編碼、譯碼行為。可讀性比if語句強。 使用case語句需留意以下幾點： (1) 條件句中的選擇值必需在表達式的取值范圍內(nèi)。 (2) 除非全部條件句中的選擇值能完整掩蓋case語句中表達式的取值，否則最末一個條件句中的選擇必需用“others”表示。它代表已給的全部條件句中未能列出的其他可能的取值，這樣可以避開綜合器插入不必要的寄存器。這一點對于定義為std_logic和 std_logic_vecto

21、r數(shù)據(jù)類型的值尤為重要，由于這些數(shù)據(jù)對象的取值除了1和0以外，還可能有其他的取值，如高阻態(tài)z、不定態(tài)x 等。 (3) case語句中每一條件句的選擇只能消失一次，不能有相同選擇值的條件語句消失。 (4) case語句執(zhí)行中必需選中，且只能選中所列條件語句中的一條。這表明case語句中至少要包含一個條件語句。 21、元件例化語句的作用是什么？如何進行元件例化？元件例化時端口映射有哪兩種方式？有什么留意事項？ 答：把低層次元件安裝（調(diào)用）到當(dāng)前層次設(shè)計實體內(nèi)部的過程。包括類屬參數(shù)傳遞、元件端口映射。 例化名稱：例化元件名稱 generic map(類屬名稱表達式 -類屬參數(shù)的映射的對應(yīng)關(guān)系 ，類屬

22、名稱表達式） 端口名稱表達式 -元件端口的映射 ，端口名稱表達式）； 元件例化時端口映射有兩種方式： 名稱關(guān)聯(lián)方式：低層次端口名當(dāng)前層次端口名、信號名； 位置關(guān)聯(lián)方式：（當(dāng)前層次端口名，當(dāng)前層次端口名， ）； 22.簡述quartus ii的設(shè)計流程。 答：quartus ii的設(shè)計過程包括設(shè)計項目的建立與設(shè)計的輸入、設(shè)計編譯、設(shè)計校驗（仿真和定時分析）、器件編程四個步驟。 設(shè)計輸入：可以采納原理圖輸入、hdl語言描述、及波形輸入等幾種方式。 設(shè)計編譯：先依據(jù)設(shè)計要求設(shè)定編譯參數(shù)和編譯策略，如器件的選擇、規(guī)律綜合方式的選擇 等。然后依據(jù)設(shè)定的參數(shù)和策略對設(shè)計項目進行網(wǎng)表提取、規(guī)律綜合和器件適配

23、，并產(chǎn)生報告文件、延時信息文件及編程文件，供分析仿真和編程使用。 設(shè)計校驗（項目仿真）：包括功能仿真、時序仿真和定時分析，可以利用軟件的仿真功能來 驗證設(shè)計項目的規(guī)律功能是否正確。 器件編程與驗證：用經(jīng)過仿真確認后的編程文件通過編程器（programmer）將設(shè)計下載到實 際芯片中，最終測試芯片在系統(tǒng)中的實際運行性能。 在設(shè)計過程中，假如消失錯誤，則需重新回到設(shè)計輸入階段，改正錯誤或調(diào)整電路后重復(fù)上述過程。 或者： 步驟1：建立工作庫文件夾；2：編輯設(shè)計文件； 3：存盤，留意實體名與文本取名全都；4：創(chuàng)建工程；5：選擇目標(biāo)器件；6：啟動編譯；7：建仿真波形文件；8：仿真測試和波形分析；9：引腳鎖定并編譯；10：編程下載/配置；11：硬件測試。 23、設(shè)計項目的驗證有哪幾種方法？ 答：包括功能仿真、時序仿真和定時分析。 功能仿真又稱前仿真，是在不考慮器件延時的抱負狀況下的一種項目驗證方法，通過功能仿真來驗證一個項目的規(guī)律功能是否正確。 時