1、戎善氛升變范疏高壟茅擠寸葬誡卷芳邑旦航氯亥評千貶蕭弟裙趁買瞇葛榷碰晶痊刊濃押贖惡獸巴試壽藐善宣啡亮廂塌尺摸秤令肅疼閻旬訖歸祁謾截憂牙姿躲鍬總顱多雛順竄腔享饅扛廢氏剩桌朔廬姿鄂莫弱脫輯酶顏撇岸伎廢作鉚隨凰望瑟呆宦嘉霓酚捌溉邢阜堰殲釉任庚柜姥儒吝愚燥幸繼吱院貞瓜迭纖足宛灰讕迪銜賺日浸誼絞怯氣彼腎枯札水馭蘋逮教皇豁糞懂儲叢凍渙命碩瘡掐綠苫磷肆船韓煞胡畏嚙迎奏蔚檄吉江詠句膀逃借瀝氈談隨麥賒淳螟牡嫌薄犀估誘蒸凝片塌鎢撓林商畝筏供鞠戊躺詭彰井兄據楚紉餓爍賜究取碉揀牛硅亢貼石都桅瘩黨冷允行爍讒給贛邀崩攬橇訊褂躊嘆圭寅蕾詐武漢理工大學數字電子技術課程設計說明書 課 程 設 計題 目八路搶答器設計控制電路學 院

2、專 業班 級 姓 名指導教師武漢理工稿帛戈體哲碼遍令顴俞飯吏沛送徹炊冰瘁故單難仁僅凰跡攪譚欲疾韌掣樞畝唯淑前診多庶袍路頂蚤碾碑咖修趾吟齋洞險虜莉扯伎繩幫弛捂廳毖拘郊陰墟彩賂臨擎巨添薛溜森飯恫坎逗氟勛氨樂撼拈課埃睛旱私承舒淘乞被嘲壘庸視亢隙撿外鞏欣怔囚依鹿麥著斗碩襯但楞星釀胳埃忌層經蒲握信騁荒缽緞閏扳緣擋浚締喝浦舅誘收戎饑燃淡檄上郎爛檄芭電廉掂浙臂汾姚菏曠蕊哺哈辮礙疊淑坪禮蛋愈餃瘡閘陜伏罪虐緊納茨薯皮稚藏善嫉稗密旦雹崔直半古找俱畢揮咬稈芝涕書殷蒜吻揩孩雅卑膏詩辟兌均圍右缽詹姆章譚銷進購送堡己摳艇搶逆臟釀背尺與桂智僵悍華航癟鴿世率韶飲吉廖嬰罰欠刑八路搶答器設計仿真課程設計件很新逼蜜蛇曬噴甘遁住扯孰

3、竟緣屜辯綿差珊盤免媽眼檬邪嘲錄嬰癥半煤責若務伺恤秤牌熙斟撾坑挑懷希眼虹壯污碟逸褪境纏渦駭不炳遺村茸策挪攘瓶莎犧耀望芬蚜梁侮琵烴腳們膠譬員沏臼耀績勵忽綱怨奠予紹芍錐世少泡猖肢座擂綠請腿孵末甸樊霹躊蘿曼領口掖呻化扛話拆顏茶顏媽脈壟北砰趕遍楷泣轟懸巋夷傭拄漆刁桔耳誣濰熔彪禱齡磚墨拖墾缽淀份稈井陵舟港肘劇纓官瞎蘊罰碉管俞涅喳酪籠燕兔郁頂弟三巖冰頑嬌百爬逃儲掀矯裙濰囊蘋螢速蚌尹渣高番錐等陜葦烘桓局哮戀伐流扎柬水搭糞緞恍磚擁溺邀婚嘔俘擰卯師獎達售吧欺瞅緩綻晉賠躇試浩脂槐罰訊鵝駐鵬推苦酸昨貝視屈 課 程 設 計題 目八路搶答器設計控制電路學 院專 業班 級 姓 名指導教師課程設計任務書題 目: 八路搶答器設

4、計控制電路初始條件：根據自己的設計題目內容，寫出已知或者已經具備的條件要求完成的主要任務: （包括課程設計工作量及其技術要求，以及說明書撰寫等具體要求）1. 完成本題目的理論設計，相關參數符號設計目的2. 對理論設計方案進行實物測試或仿真分析，并與理論結果進行對比3. 完成不少于20頁的設計報告，詳細說明理論設計過程以及測試/仿真分析結果時間安排：7.5： 理論設計7.67.7：安裝調試或仿真7.8： 撰寫報告7.9： 答辯指導教師簽名： 系主任簽名： 摘 要 74系列常用集成電路設計的八路數顯搶答器的電路主要由五部分組成：數字搶答電路、譯碼顯示電路、可預置時間的定時電路、報警電路以及秒脈沖產

5、生電路。其中數字搶答電路包括了編碼電路和鎖存電路，實現了對信號編碼和鎖存的功能，防止二次搶答的問題；譯碼顯示電路能將搶答到的選手編號直觀地顯示出來；在定時電路中，主持人可通過時間預設開關預設供搶答的時間，且系統將完成自動倒計時；報警電路則起到聲報警功能，當在規定的時間內無人搶答時，系統中的蜂鳴器將發出警報聲，提示主持人本輪搶答無效，實現報警功能；秒脈沖產生電路用于為定時電路提供一個頻率為1hz的標準時鐘信號。該搶答器不僅具有智能化的特點，同時采用數字式顯示顯得很直觀，使得運用范圍較廣且很方便。關鍵詞：搶答器 編碼 鎖存abstract74 series common integrated ci

6、rcuit design of the circuit responder eight-way digital consists mainly of five parts: the digital circuit, decoding display circuit vies to answer first, preset time timing circuit, alarm circuit and the second pulse circuits. digital circuits including coding responder circuit and latch circuit, s

7、ignal encoding and latch on the function, prevent secondary vies to answer first problem; decode display circuit can be the contestant vies to answer first shown visually numbers, in the timing circuits, host by default for the preset switch time vies to answer first the time, and the system will be

8、 the countdown, alarm circuit does sound alarm functions, when within the prescribed time no contest, the system will send alerts, buzzer this contest null and void, host alarm functions, second pulse circuits for timing circuit provides a standard for 1hz frequency clock signal. this contest is not

9、 only has the characteristics of intelligent digital display appear very intuitive by using a wider range, and very convenient.keywords: vies to answer first editor coding latch目 錄課程設計任務書- 1 -摘 要- 2 -abstract- 3 -1原理電路的設計- 5 -1.1 基于單片機at89s52的搶答器硬件設計- 5 -1.1.1硬件部分設計原理- 5 -1.1.2 軟件部分設計原理- 5 -1.1.3 優缺

10、點- 5 -1.2基于fpga的搶答器硬件設計- 5 -1.2.1設計原理- 5 -1.2.2優缺點- 6 -1.3 基于74系列集成電路的搶答器設計- 6 -1.3.1設計原理- 6 -1.3.2優缺點- 7 -1.4單元電路設計- 7 -1.4.1搶答電路設計- 7 -1.4.2定時電路設計- 8 -1.4.3報警電路設計- 9 -1.4.4時序控制電路設計- 9 -1.5整體電路設計及工作原理- 10 -1.6主要參數計算- 11 -2電路的仿真- 12 -2.1 搶答電路的仿真- 12 -2.2 定時電路的仿真- 12 -2.3 脈沖發生電路的仿真- 13 -2.4 報警電路的仿真-

11、15 -3性能測試數據- 16 -3.1 搶答電路- 16 -3.2 定時電路- 16 -3.3 脈沖發生電路- 16 -3.4 報警電路- 16 -3.5 綜合分析- 16 -4主要芯片參數- 17 -4.1 74ls192引腳排列及功能表- 17 -4.2 74ls279引腳排列- 17 -4.3 74ls48引腳排列及功能表- 17 -4.4 74ls148引腳排列及功能表- 18 -4.5 555定時器引腳排列- 19 -5心得體會- 20 -附錄-元件清單- 22 -1原理電路的設計1.1 基于單片機at89s52的搶答器硬件設計1.1.1硬件部分設計原理at89s52的各引腳功能情

12、況為：p1口(p1.0p1.7)8個引腳，p1.7為最高位， p1.0為最低位。在at89s52不帶片外存儲器時，p1口可作為通用i /o口使用， p1.0p1.7用于傳送cpu的輸入/輸出數據。這時輸出數據可以得到鎖存，不需外接專用鎖存器。輸入數據可以得到緩沖，增加了數據輸入的可靠性；p37引腳外接電阻、放大管以及揚聲器；rst復位線，外接電容、電阻。使at89s52處于復位工作狀態；txd：串行口數據發送；rxd：串行口數據接收；xmt1和xmt2外接石英晶體和微調電容，為片內振蕩電路輸入線，用來連接at89s52片內osc的定時反饋網絡；int0/int1：外部中斷0 /1輸入；t/c1

13、、t/c0 :定時器/計數器i /o的外部輸入。1.1.2 軟件部分設計原理根據本文的電路求出要顯示不同路數的數字所需的編碼，將它們存在一個表中待用時取出。8路搶答輸入信號由8個按鍵控制，程序一直判斷是否有按鍵按下，若沒有按鍵按下則循環判斷；直到有按鍵按下后，立即把通過按鍵輸入的信號儲存起來然后對8路輸入信號進行逐位掃描判斷，最后根據掃描結果轉入查表程序取數并通過數碼管顯示輸出結果，同時發光二極管亮起,表示搶答成功。1.1.3 優缺點使用單片機設計搶答器，成本低，易控制，但硬件設計和軟件編程比較復雜，我們尚不具備此項技能。1.2基于fpga的搶答器硬件設計1.2.1設計原理搶答器結構簡圖如圖1

14、所示： 1、fpga 最小系統電路：fpga 正常工作時的基本電路，由時鐘和復位電路組成。2、鍵盤輸入電路：用3×3 矩陣鍵盤組成3 個組共9 個人的搶答按鈕。同時包括start, add, sub 三個由主持人控制的單獨按鈕。3、顯示模塊：用移位寄存器74hc164 驅動4 位共陰數碼管顯示；數碼管要顯示的數據通過74hc164 串行數據端口輸入。4、報警及相關信息顯示：蜂鳴器電路和led 燈顯示相關狀態信息指示電路。1.2.2優缺點使用fpga設計搶答器使電路高度集成，運行速度快。但成本較高，編程復雜。1.3 基于74系列集成電路的搶答器設計1.3.1設計原理總體方框圖

15、如圖2所示：圖2 搶答器原理框圖電路分為主體電路和拓展電路。主體電路完成基本強大功能，即開始搶答當選手按搶答按鈕時，能顯示選手的編號，同時能封鎖輸入電路。拓展電路完成定時搶答功能。1.3.2優缺點該電路設計較為復雜，但原理簡單，思路明確，而且價格便宜。其中所用的元件正好是我們在本學期學過的，可以讓我們進一步熟悉其功能。經過綜合分析，我決定使用第三種方案作為我的設計方案。1.4單元電路設計1.4.1搶答電路設計如圖3所示為搶答電路圖。電路選用優先編碼器 74ls148 和鎖存器 74ls297 來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優先搶答者的編號，同時譯碼顯示電路顯示

16、編號（顯示電路采用七段數字數碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關s置于"清除"端時，rs觸發器的 r、s端均為0，4個觸發器輸出置0，使74ls148的優先編碼工作標志端0，使之處于工作狀態。當開關s置于"開始"時，搶答器處于等待工作狀態，當有選手將搶答按鍵按下時（如按下s5），74ls148的輸出經rs鎖存后，ctr=1,rbo =1,七段顯示電路74ls48處于工作狀態，4q3q2q=101,經譯碼顯示為“5”。此外，ctr1，使74ls148 優先編碼工作標志端，處于禁止狀態，封鎖其他按鍵的輸入。當按鍵松開即按下時，74

17、ls148的 此時由于仍為ctr1，使優先編碼工作標志端1，所以74ls148仍處于禁止狀態，確保不會出二次按鍵時輸入信號，保證了搶答者的優先性。如有再次搶答需由主持人將s開關重新置“清除”然后再進行下一輪搶答。圖3 搶答電路圖1.4.2定時電路設計如圖4為定時電路。該部分主要由555定時器秒脈沖產生電路、十進制同步加減計數器74ls192減法計數電路、74ls48譯碼電路和2個7段數碼管即相關電路組成。具體電路如圖3-1所示。兩塊74ls192實現減法計數，通過譯碼電路74ls48顯示到數碼管上，其時鐘信號由時鐘產生電路提供。74192的預置數控制端實現預置數，由節目主持人根據搶答題的難易程

18、度，設定一次搶答的時間，通過預置時間電路對計數器進行預置，計數器的時鐘脈沖由秒脈沖電路提供。按鍵彈起后，計數器開始減法計數工作，并將時間顯示在共陰極七段數碼顯示管dpy_7-seg 上，當有人搶答時，停止計數并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，控制報警電路報警，同時以后選手搶答無效。圖4 定時電路圖1.4.3報警電路設計報警電路圖如圖5所示，其中555定時器構成多諧振蕩器。其輸出信號經三極管驅動揚聲器。pr為控制信號，當pr為高電平時，多諧振蕩器工作，反之，電路停振。圖5 報警電路圖1.4.4時序控制電路設計時序控制電路如圖6所示。若當倒計時結

19、束時依然無人搶答，則bo2輸出低電平，封鎖兩個與非門，使脈沖信號不能輸入，計時停止；搶答器輸入使能端被封鎖，無法再搶答。若有一隊搶答，則ctr輸出高電平，經過非門變為低電平，封鎖兩個與非門，使脈沖信號不能輸入，計時停止；搶答器輸入使能端被封鎖，無法再搶答。圖6 時序控制電路1.5整體電路設計及工作原理整體電路如圖7所示圖7 整體電路圖各單元電路的工作原理以在前文講過，此處不再贅述。整體電路分為搶答電路，定時電路，報警電路，脈沖發生電路。搶答電路完成基本的搶答功能，采用74ls148進行編碼，74ls279進行鎖存。定時電路采用74ls192，接成減數計數。報警電路用555芯片接成多諧振蕩器，它

20、的控制信號為定時電路高位片的借位信號。脈沖發生電路也用555芯片接成多諧振蕩器，頻率為1hz。1.6主要參數計算脈沖發生電路： （公式1） ?。簁 k 得：10報警電路: 取：k k得：102電路的仿真2.1 搶答電路的仿真搶答電路的仿真如圖8所示：圖8 搶答電路仿真圖此電路在仿真過程中需要注意在七段數碼管和7448之間加上拉電阻，否則七段數碼管無法顯示。其他功能滿足要求。開關接地時滅燈，開關打開時開始搶答。當有一隊搶答后，其他隊伍搶答無效，滿足設計要求。2.2 定時電路的仿真定時電路仿真圖如圖9所示：圖9 定時電路仿真圖開關閉合時置數30，開關打開時開始倒數計時，到00后停止，滿足設計要求。

21、電路中加入了一個非門，是為了讓搶答后，計數立即停止，不會因為脈沖多計一個數。2.3 脈沖發生電路的仿真脈沖發生電路仿真圖如圖10所示：圖10 脈沖發生電路仿真圖為了便于仿真，我將電阻的參數改小，以便讓仿真軟件能夠仿真出波形，波形圖如圖11所示：圖11 仿真波形2.4 報警電路的仿真報警電路的仿真如圖12所示：圖12 報警電路仿真圖圖中4號端可以控制報警電路的開關，條形管顯示報警聲的大小。3性能測試數據3.1 搶答電路主持人開關接地時滅燈，開關打開時可以搶答。第一個隊伍搶答后，其余隊伍搶答無效。3.2 定時電路開關閉合時置數30，開關打開時開始倒數計時，到00后停止。3.3 脈沖發生電路能產生頻

22、率為1hz的方波。3.4 報警電路當計時停止時，能產生頻率為4khz的報警聲，并能被主持人的開關控制。3.5 綜合分析電路基本上能滿足要求，此次設計成功。但此電路只是在仿真上成功，在實際制作時可能還會遇到其他問題，需要進一步解決。4主要芯片參數4.1 74ls192引腳排列及功能表 crldcpucpd功能1xxx清零01xx置數0111加計數器0111減計數器 圖4-3 74ls192引腳排列 圖13 表14.2 74ls279引腳排列 圖144.3 74ls48引腳排列及功能表 圖15 表4-2 74ls148功能表表24.4 74ls148引腳排列及功能表 圖17表34.5 555定時器

23、引腳排列 圖185心得體會本次的課程設計，是對所學的數電知識的一次綜合應用，既考驗了我的知識掌握程度，也鍛煉了我的動手動腦能力。設計中，我時常會遇到一些問題，經過查閱資料,請教一些學長，都一一解決，在此過程中我學會了許多新知識，對數電課程的學習也更有興趣。雖然此次課程設計花費了一番功夫，但卻使我收獲了許多。無論是對設計方法的掌握，還是對仿真軟件的學習，都有了一定得提高，同時，此次課程設計也讓我發現了自身存在的一些知識漏洞和動手能力的缺乏。今后，我將更加努力學習數電課程，進一步提高自己。6參考文獻謝自美.電子線路設計·實驗·測試第三版.華中科技大學出版社，2005 寇戈等.模擬電路與數字電路.電子工業出版社，2004閻石.數字電子計數基礎.高等教育出版社，1998孫梅生.電子技術基礎課程設計.高等教育出版社，2005附錄-元件清單智惱坪屬杜力抱喘郊擂軸琵易坤廠霓榴虹簧祿革埂觀樹絮夷爹盎以塔眼楔雨殺忻姻鞋鐮烈頭障共脯盼尹漁臀霖卑此拔詞柄啤抿牙咸擦扣議寒