1、.姓名_ 專業名稱_班號_學號_教學中心_ 密 封 線 電子科技大學網絡教育考卷（C卷）(20 年至20 學年度第 學期)考試時間 年 月 日(120分鐘) 課程 數字邏輯設計及應用（本科） 教師簽名_ 大題號一二三四五六七八九十合 計得 分一、填空題(每空1分，共20分)1、10111012= 135 8= 5D 16= 1110011 格雷碼2、FF16= 255 10= 001001010101 8421BCD= 010110001000 余3碼3、已知某數的反碼是1010101，則該數的對應的原碼是 1101010 ，補碼是 1101011 ；4、邏輯運算的三種基本運算是 與或非 ；圖

2、1-85、一個邏輯在正邏輯系統下，表達式為，則該邏輯在負邏輯系統下，表達式為 AB ；6、邏輯式A/(B+CD/)的反演式為 A+B/(C/+D) ；7、已知,則（ 2,4,5,6,7 ）（ 2,4,5,6,7 ）；8、請問圖1-8邏輯為Y= (AB)/ ；9、n選1的數據選擇器的地址輸入的位數為 log2n(向上取整) 位，多路輸入端得個數為 n 個；10、如果用一個JK觸發器實現D觸發器的功能，已知D觸發器的輸入信號為D，則該JK觸發器的驅動為： J=D;K=D/ ；11、如果用一個D觸發器實現T觸發器的功能，已知T觸發器的輸入信號為T，則該D觸發器的驅動為： TQ ；12、如果讓一個JK

3、觸發器只實現翻轉功能，則該觸發器的驅動為： J=K=1 ；13、利用移位寄存器實現順序序列信號1001110的產生，則該移位寄存器中觸發器的個數為： 大于或等于3 個；二、選擇題（每題1分，共10分）1、以下有關原碼、反碼和補碼的描述正確的是： .二進制補碼就是原碼除符號位外取反加1； .補碼即是就是反碼的基礎上再加1； .負數的原碼、反碼和補碼相同； .正數的原碼、反碼和補碼相同；2、下列邏輯表達式中，與不等的邏輯是： . . 3、已知門電路的電平參數如下：請問其低電平的噪聲容限為：. 0.05V . 0.2V. 2.95V . 2.7V4、下列邏輯中，與相同的邏輯是： . . .5、有如下

4、所示波形圖，已知ABC為輸入變量，Y為輸出變量，我們可以得到該邏輯的函數式為：. .圖2-5. .6、在同步狀態下，下面哪種時序邏輯器件的狀態更新僅僅發生在時鐘觸發沿來臨的瞬間，并且狀態更新的依據也僅僅取決于當時的輸入情況：.鎖存器 .電平觸發的觸發器.脈沖觸發的觸發器 .邊沿觸發的觸發器器7、或非門所構成的SR觸發器的輸入為S和R，則其工作時的約束條件為：. . .8、要實現有效狀態數為8的扭環計數器，則所需移位寄存器中的觸發器個數為：.8 .4 .3 .29、下面的電路，屬于組合邏輯的電路是：.串行數據檢測器.多路數據選擇器 .順序信號發生器 .脈沖序列發生器10、下面哪些器件不能夠實現串

5、行序列發生器 .計數器和組合門電路 .數據選擇器和組合門電路 .移位寄存器和組合門電路 .觸發器和組合門電路三、判斷題（每題1分，共10分）1、如果邏輯AB=AC，則B=C；（ ）2、如果邏輯A+B=A+C，則B=C；（ ）3、如果邏輯AB+AC=1，則A=1；（ ）4、如果邏輯AB+AC=0，則A=0；（ ）5、若干個邏輯信號進行異或操作，如果這些信號中邏輯“1”的個數為奇數，則輸出結果為1；（ ）6、A1=A/；（ ）7、A+A+A=A·A·A；（ ）8、對于CMOS集成門電路而言，與門的結構比與非門的結構更為簡單一些；（ ）9、TTL邏輯比CMOS邏輯的運行功耗更低，

6、所以更利于集成；（ ）10、影響CMOS集成門電路的運行速度主要是傳輸延遲和轉換時間；（ ）四、卡諾圖化簡（8分） 將邏輯F（A,B,C,D）=Sm(0,1,3,4,6,7,14,15)+d(8,9,10,11,12,13)化成最簡或與函數式；F=C/D/+B/D+BC答案不唯一五、組合邏輯分析，要求如下（8分）圖5完成圖5所示電路的邏輯分析，并寫出：1、 邏輯Y的函數式2、 寫出該邏輯的真值表1、 函數式2、 真值表六、時序邏輯分析，要求如下：（14分）請分析圖6所示電路的邏輯，并寫出：1、 驅動方程和輸出方程；2、 狀態方程；3、 畫出狀態轉換圖或者狀態轉換表；圖6驅動方程：， ， 狀態方

7、程：輸出方程： 狀態表：或者狀態圖：七、組合邏輯設計，要求如下：（8分）請利用一塊8選1的數據選擇器芯片74153來實現如下邏輯：；可加一定的門電路來實現。先對數據選擇器進行擴展，然后在賦值八、時序邏輯設計，要求如下：（10分）請利用移位寄存器74194和一定的門電路結構，設計一個3位的扭環計數器，要求該電路能夠自行啟動1、畫出能夠自行啟動的3位扭環計數器狀態圖2、請在74194芯片上完成該邏輯，已知74194芯片的邏輯功能定義如下：能夠自行啟動的3位扭環計數器，其狀態圖和反饋函數定義如下：求反饋函數：F=Q2/+Q1/Q0選擇右移方式，完成電路圖如下：九、時序邏輯設計，要求如下：（12分）圖91/1已知一個時序邏輯的狀態轉換圖如圖9所示。請完成該邏輯電路的設計，無須考慮自啟動問題。選擇D觸