1、第第4章章第第4 4章：半導體存儲器及其接口章：半導體存儲器及其接口教學重點n 芯片SRAM 2114和EPROM 2764n SRAM、EPROM與與CPU的連接的連接 存儲器是計算機硬件的重要組成部分，存存儲器是計算機硬件的重要組成部分，存儲器使得計算機有了記憶功能，有了記憶儲器使得計算機有了記憶功能，有了記憶功能計算機才有可能成為真正意義上的機功能計算機才有可能成為真正意義上的機器人，記憶和思維是產生智能的基礎。衡器人，記憶和思維是產生智能的基礎。衡量存儲器的指標量存儲器的指標 1、存儲容量：是反映記憶容量的指標，存、存儲容量：是反映記憶容量的指標，存儲容量大計算機系統能保存的信息就越大

2、。儲容量大計算機系統能保存的信息就越大。 2、存儲器的存取速度：確定了計算機系統、存儲器的存取速度：確定了計算機系統的運行速度，當然越快越好。的運行速度，當然越快越好。 3、存儲器的價格：我們希望價格越低越好、存儲器的價格：我們希望價格越低越好存儲器分類存儲器分類 1、按構成存儲器的器件和存儲介質分類：磁芯存儲器、半導、按構成存儲器的器件和存儲介質分類：磁芯存儲器、半導體存儲器、光電存儲器、磁帶存儲器、光盤存儲器等。體存儲器、光電存儲器、磁帶存儲器、光盤存儲器等。 2、按存取方式分：隨機存儲器、只讀存儲器。、按存取方式分：隨機存儲器、只讀存儲器。 隨機存取存儲器隨機存取存儲器RAM（rando

3、m access memory ）,又稱隨又稱隨機讀機讀/寫存儲器，能夠通過指令隨機地對各個單元進行讀或寫寫存儲器，能夠通過指令隨機地對各個單元進行讀或寫操作的一類存儲器。操作的一類存儲器。 只讀存儲器只讀存儲器ROM （read-only memory ）：在計算機運行過）：在計算機運行過程中，只能對其進行讀操作，而不能對其寫操作的一類存儲程中，只能對其進行讀操作，而不能對其寫操作的一類存儲器。器。 存儲器與存儲器與CPU的相對位置如圖所示的相對位置如圖所示: 分為主存儲器（內存）、輔助存儲器（外存）、緩沖存儲分為主存儲器（內存）、輔助存儲器（外存）、緩沖存儲器等，主存儲器位于系統主機的內部

4、，器等，主存儲器位于系統主機的內部， CPU對其中的存儲單對其中的存儲單元可以直接讀寫，在這里我們只討論內存的組成。輔助存儲元可以直接讀寫，在這里我們只討論內存的組成。輔助存儲器位于系統主機的外部，器位于系統主機的外部， CPU對其進行的存對其進行的存/取操作必須通過取操作必須通過內存才能進行；緩沖存儲器位于主存與內存才能進行；緩沖存儲器位于主存與CPU之間，其存取速之間，其存取速度很快，但容量小，可用來解決存取速度與存儲容量之間的度很快，但容量小，可用來解決存取速度與存儲容量之間的矛盾，提高整個系統的運行速度。矛盾，提高整個系統的運行速度。第第4 4章章：4.1 半導體存儲器概述半導體存儲器

5、概述 除采用磁、光原除采用磁、光原理的輔存外，其理的輔存外，其它存儲器主要都它存儲器主要都是采用半導體存是采用半導體存儲器儲器 本章介紹采用半本章介紹采用半導體存儲器及其導體存儲器及其組成主存的方法組成主存的方法CPUCACHE主存（內存）主存（內存）輔存（外存）輔存（外存）第第4 4章：章：4.1.1 半導體存儲器的分類半導體存儲器的分類 按制造工藝按制造工藝u 雙極型：雙極型：速度快速度快、集成度低、功耗大、集成度低、功耗大u MOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低 按使用屬性按使用屬性u 隨機存取存儲器隨機存取存儲器RAM：可讀可寫可讀可寫、斷電丟失、斷電丟失u

6、只讀存儲器只讀存儲器ROM：正常只讀、：正常只讀、斷電不丟失斷電不丟失詳細分類，請看圖示第第4 4章：章：圖圖4.1 半導體存儲器的分類半導體存儲器的分類半導體半導體存儲器存儲器只讀存儲器只讀存儲器 （ROM）隨機存取存儲器隨機存取存儲器（RAM）靜態靜態RAM（SRAM）動態動態RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）詳細展開，注意對比第第4 4章：章：讀寫存儲器讀寫存儲器RAM第第4 4章：章：只讀存儲器只讀存儲器ROM

7、 掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改 PROM：允許一次編程，此后不可更改允許一次編程，此后不可更改 EPROM：用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶多次擦除和編程 EEPROM（E2PROM）：）：采用加電方法在采用加電方法在線進行擦除和編程，也可多次擦寫線進行擦除和編程，也可多次擦寫 Flash Memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦除第第4 4章：章：4.1.2 半導體存儲器芯片的結構半導體存儲器芯片的結構地地址址寄寄存

8、存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數數據據寄寄存存讀讀寫寫電電路路DBOE WE CS 存儲體存儲體u 存儲器芯片的主要部分，用來存儲信息存儲器芯片的主要部分，用來存儲信息 地址譯碼電路地址譯碼電路u 根據輸入的地址編碼來選中芯片內某個特根據輸入的地址編碼來選中芯片內某個特定的存儲單元定的存儲單元 片選和讀寫控制邏輯片選和讀寫控制邏輯u 選中存儲芯片，控制讀寫操作選中存儲芯片，控制讀寫操作第第4 4章：章：存儲體存儲體 每個存儲單元具有一個唯一的地址，可存每個存儲單元具有一個唯一的地址，可存儲儲1位（位片結構）或多位（字片結構）二位（位片結構）或多位（字片結構）二進制數據進制數

9、據 存儲容量與地址、數據線個數有關：存儲容量與地址、數據線個數有關：芯片的存儲容量芯片的存儲容量存儲單元數存儲單元數存儲單元的位數存儲單元的位數2MN M：芯片的：芯片的地址線根數地址線根數 N：芯片的：芯片的數據線根數數據線根數 第第4 4章：章：MOSMOS管型管型RAMRAM存儲體存儲體原理示意原理示意圖圖5VQQD（位線）（位線）D（位線）（位線）T4T3T1T3T6T5T7T8y 選 擇選 擇線線x選擇線選擇線(字字線線)數據數據0線線數據數據1線線譯譯碼碼器器A5A4A3A2A1A06301存儲單元存儲單元64個單元個單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A5017

10、64個單元個單元單譯碼雙譯碼第第4 4章：章：地址譯碼電路地址譯碼電路 單譯碼結構單譯碼結構 雙譯碼結構雙譯碼結構u 雙譯碼可簡化芯片設計雙譯碼可簡化芯片設計u 主要采用的譯碼結構主要采用的譯碼結構第第4 4章：章：片選和讀寫控制邏輯片選和讀寫控制邏輯 片選端片選端CS或或CEu 有效時，可以對該芯片進行讀寫操作有效時，可以對該芯片進行讀寫操作 輸出輸出OEu 控制讀操作。有效時，芯片內數據輸出控制讀操作。有效時，芯片內數據輸出u 該控制端對應系統的讀控制線該控制端對應系統的讀控制線 寫寫WEu 控制寫操作。有效時，數據進入芯片中控制寫操作。有效時，數據進入芯片中u 該控制端對應系統的寫控制線

11、該控制端對應系統的寫控制線第第4 4章：章：4.2.1 靜態靜態RAM SRAM的基本存儲單元是觸發器電路的基本存儲單元是觸發器電路 每個基本存儲單元存儲二進制數一位每個基本存儲單元存儲二進制數一位 許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣 SRAM一般采用一般采用“字結構字結構”存儲矩陣：存儲矩陣：u 每個存儲單元存放多位（每個存儲單元存放多位（4、8、16等）等）u 每個存儲單元具有一個地址每個存儲單元具有一個地址SRAM 2114SRAM 6264第第4 4章：章：SRAM芯片芯片2114 存儲容量為存儲容量為10244 18個個引腳：引腳：u 10根地址線根

12、地址線A9A0u 4根數據線根數據線I/O4I/O1u 片選片選/CSu 讀寫讀寫/WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4/WEA6A5A4A3A0A1A2/CSGND第第4 4章：章：SRAM芯片芯片6264 存儲容量為存儲容量為8K8 28個個引腳：引腳：u 13根地址線根地址線A12A0u 8根數據線根數據線D7D0u 片選片選/CS1、CS2u 讀寫讀寫/WE、/OE+5V/WECS2A8A9A11/OEA10/CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891

13、0111213142827262524232221201918171615第第4 4章：章：4.3.1 EPROM 頂部開有一個圓形的石英窗口，用于紫外頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息線透過擦除原有信息 一般使用專門的編程器（燒寫器）編程一般使用專門的編程器（燒寫器）編程 編程后，應該貼上不透光封條編程后，應該貼上不透光封條 出廠未編程前，每個基本存儲單元都是信出廠未編程前，每個基本存儲單元都是信息息 “1” 編程就是將某些單元寫入信息編程就是將某些單元寫入信息0EPROM 2716EPROM 2764第第4 4章：章：EPROM芯片芯片2716 存儲容量為存儲容量為2K

14、8 24個個引腳：引腳：u 11根地址線根地址線A10A0u 8根數據線根數據線DO7DO0u 片選片選/編程編程/CE/PGMu 讀寫讀寫/OEu 編程電壓編程電壓VPPVDDA8A9VPP/OEA10/CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第第4 4章：章：EPROM芯片芯片2764 存儲容量為存儲容量為8K8 28個個引腳：引腳：u 13根地址線根地址線A12A0u 8根數據線根數據線D7D0u 片選片選/CEu 編程編程/PGMu 讀寫讀寫/OEu

15、編程電壓編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVcc/PGMNCA8A9A11/OEA10/CED7D6D5D4D312345678910111213142827262524232221201918171615第第4 4章：章：4.4 半導體存儲器與半導體存儲器與CPU的連接的連接 這是本章的重點內容這是本章的重點內容 SRAM、EPROM與與CPU的連接的連接 譯碼方法同樣適合譯碼方法同樣適合I/O端口端口第第4 4章：章：4.4.1 存儲芯片與存儲芯片與CPU的連接的連接無論是哪一種存儲器，從外部引無論是哪一種存儲器，從外部引腳看都可以劃分為：腳看都可

16、以劃分為：1. 存儲芯片的存儲芯片的數據總線數據總線2. 存儲芯片的存儲芯片的地址總線地址總線3. 存儲芯片的存儲芯片的片選端片選端4. 存儲芯片的存儲芯片的讀寫控制總線讀寫控制總線所謂與所謂與CPU的連接就是指如何聯的連接就是指如何聯好這好這4類線，使每一個存儲單元類線，使每一個存儲單元有一個唯一的地址。有一個唯一的地址。存儲器接口設計要點存儲器接口設計要點從原理上講，通常按以下思路考慮存儲器接口電路設計從原理上講，通常按以下思路考慮存儲器接口電路設計1、存儲器的數據總線同微處理器的數據總線相聯，如果、存儲器的數據總線同微處理器的數據總線相聯，如果存儲器的數據總線小于微處理器的數據總線寬度，

17、則要存儲器的數據總線小于微處理器的數據總線寬度，則要考慮使用多片存儲器芯片相并聯連接方式。即：位擴充考慮使用多片存儲器芯片相并聯連接方式。即：位擴充2、存儲器的地址總線同微處理器的地址總線相聯，實現、存儲器的地址總線同微處理器的地址總線相聯，實現片內尋址片內尋址3、同名的控制總線一般情況下都互相并聯連接、同名的控制總線一般情況下都互相并聯連接4、地址總線上多余的高位地址線通常都要參與譯碼，可、地址總線上多余的高位地址線通常都要參與譯碼，可選用譯碼器進行譯碼，進行片選，對于用不著的地址線，選用譯碼器進行譯碼，進行片選，對于用不著的地址線，通常接到地線上通常接到地線上5、對于、對于32位或位或64

18、位寬的外部數據總線，不需要用戶考慮位寬的外部數據總線，不需要用戶考慮這個接口這個接口(甚至包括對于甚至包括對于16位位寬寬的的數據總線數據總線)第第4 4章：章：1. 存儲芯片數據線的處理存儲芯片數據線的處理 若芯片的數據線正好若芯片的數據線正好8根：根：u 一次可從芯片中訪問到一次可從芯片中訪問到8位數據位數據u 全部數據線與系統的全部數據線與系統的8位數據總線相連位數據總線相連 若芯片的數據線不足若芯片的數據線不足8根：根：u 一次不能從一個芯片中訪問到一次不能從一個芯片中訪問到8位數據位數據u 利用多個芯片擴充數據位利用多個芯片擴充數據位u 這個擴充方式簡稱這個擴充方式簡稱“位擴充位擴充

19、”演示 對于對于16位的微處理器位的微處理器若芯片的數據若芯片的數據不足不足16根：根：u 一次可從芯片中訪問到一次可從芯片中訪問到16位數據位數據u 利用多個芯片擴充數據位利用多個芯片擴充數據位u 這個擴充方式這個擴充方式也也簡稱簡稱“位擴充位擴充”2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE 多個位擴充的存儲芯片的數據線多個位擴充的存儲芯片的數據線連接于系統數據總線的不同位數連接于系統數據總線的不同位數 其它連接都一樣其它連接都一樣,均并聯起來。均并聯起來。 這些芯片應被看作是一個整體這些芯片應被看作是一個整體 常被稱

20、為常被稱為“芯片組芯片組”第第4 4章：章：位擴充位擴充演示第第4 4章：章：2. 存儲芯片地址線存儲芯片地址線片選線片選線的連接的連接 芯片本身的地址線通常應全部與相對應的芯片本身的地址線通常應全部與相對應的8086/8088的低位地址總線相連的低位地址總線相連 尋址時，這部分地址的譯碼是在存儲芯片內完尋址時，這部分地址的譯碼是在存儲芯片內完成的，我們稱為成的，我們稱為“片內譯碼片內譯碼”，即芯片本身地址，即芯片本身地址線編碼對應芯片本身的存儲單元線編碼對應芯片本身的存儲單元 用某種芯片構成存儲器系統時，要知道所用地用某種芯片構成存儲器系統時，要知道所用地址線的總數目，通常系統地址線總數目減

21、去所址線的總數目，通常系統地址線總數目減去所用芯片地址線的數目就是譯碼器輸入端的最小用芯片地址線的數目就是譯碼器輸入端的最小線數，同時注意譯碼器還要控制線輸入端，最線數，同時注意譯碼器還要控制線輸入端，最明顯的要連接明顯的要連接CPU的的M/IO端端第第4 4章：章：片內譯碼片內譯碼A9A0存儲芯片存儲芯片000H001H002H3FDH3FEH3FFH全全0全全1000000000000000000010000000010111111110111111111101111111111范圍（范圍（16進制進制)A9 A0第第4 4章：章：3. 存儲芯片片選端的譯碼存儲芯片片選端的譯碼 存儲系統常

22、需利用多個存儲芯片擴充容量，也就存儲系統常需利用多個存儲芯片擴充容量，也就是擴充了主存儲器是擴充了主存儲器地址地址范圍范圍 這種擴充簡稱為這種擴充簡稱為“地址擴充地址擴充”或或“字擴充字擴充” 進行進行“地址擴充地址擴充”，需要利用存儲芯片的片選端，需要利用存儲芯片的片選端對多個存儲芯片（組）進行對多個存儲芯片（組）進行尋址尋址 這個尋址方法，主要通過將存儲芯片的片選端與這個尋址方法，主要通過將存儲芯片的片選端與系統（系統（8086/8088）的）的高位地址線高位地址線相聯接來實現相聯接來實現 系統（系統（8086/8088）的）的高位地址線通常經譯碼后與高位地址線通常經譯碼后與存儲芯片的片選

23、端相連，以實現對片的選擇。存儲芯片的片選端相連，以實現對片的選擇。演示第第4 4章：章：譯碼和譯碼器以及常見的譯碼芯片譯碼和譯碼器以及常見的譯碼芯片 譯碼：將某個特定的譯碼：將某個特定的“編碼輸入編碼輸入”翻譯為翻譯為唯一唯一“有效輸出有效輸出”的過程的過程 譯碼電路可以使用譯碼電路可以使用門電路組合邏輯門電路組合邏輯 譯碼電路更多的是采用集成譯碼電路更多的是采用集成譯碼器譯碼器u 常用的常用的2:4譯碼器：譯碼器： 74LS139u 常用的常用的3:8譯碼器：譯碼器： 74LS138u 常用的常用的4:16譯碼器：譯碼器：74LS154譯碼器譯碼器74LS1381 12 23 34 45 5

24、6 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY Y6 6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引腳圖引腳圖Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理圖原理圖74LS138的功能表的功能表譯碼器譯碼器74LS139A,B譯碼地址輸入端譯碼地址輸入端G1,G2選通端，低電平有效。選通端，低電平有效。Y0Y3譯碼輸出端，低電平譯碼輸出端，低電平有效有效1 12

25、 23 34 45 56 67 78 89 910101111121213131414151516161G1G1A1A1B1B1Y01Y01Y11Y11Y21Y21Y31Y3GNDGND2Y32Y32Y22Y22Y12Y12Y02Y02B2B2A2A2G2GVccVcc74LS13974LS139引腳圖引腳圖1Y01Y01Y11Y11Y21Y21Y31Y32Y02Y02Y12Y12Y22Y22Y32Y31G1G1A1A1B1B2G2G2A2A2B2B74LS13974LS139原理圖原理圖74LS139的功能表的功能表輸入輸入輸出輸出G B A Y0 Y1 Y2 Y3 1 0 0 0 0 0

26、1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0第第4 4章：章：地址擴充（字擴充）見教材地址擴充（字擴充）見教材P120，P122兩例兩例片選端片選端D7D0A11A10A9A0A9A0D7D0CE1K8（1組組)（12）A9A0D7D0CE譯碼器01001K8（2組）組）（12）演示以以2組組4片片2114連接圖為例連接圖為例WEWEWR74ls139M/IOY0Y1A19 A18 A17 A16 A15 A14A0 全全0全全1D7D027256EPROMA14A0CE第第4 4章：章：片選端常有效片選端常有效(27256與與80

27、88/8086連接）連接）n令芯片（組）的片選端常有效令芯片（組）的片選端常有效n不與系統的高位地址線發生聯系不與系統的高位地址線發生聯系n芯片（組）總處在被選中的狀態芯片（組）總處在被選中的狀態n雖簡單易行、但無法再進行地址雖簡單易行、但無法再進行地址擴充，會出現擴充，會出現“地址重復地址重復” 表示任意（表示任意（0或或1均可）均可）OERD第第4 4章：章：地址重復地址重復 地址重復：一個存儲單元具有多個存儲地址地址重復：一個存儲單元具有多個存儲地址 原因：有些高位地址線沒有用、可任意原因：有些高位地址線沒有用、可任意 使用地址：出現地址重復時，常選取其中既使用地址：出現地址重復時，常選

28、取其中既好用、又不沖突的、又連續的一個好用、又不沖突的、又連續的一個“可用地可用地址區址區”例如：例如：00000H 07FFFH 選取一個可用地址的原則：高位地址全為選取一個可用地址的原則：高位地址全為0高位地址譯碼才更好第第4 4章：章：全譯碼全譯碼 全譯碼：全譯碼：所有的系統地址線均參與對存儲所有的系統地址線均參與對存儲單元的譯碼尋址，包括單元的譯碼尋址，包括u 片內譯碼：片內譯碼：低位地址線對芯片內各存儲單元的低位地址線對芯片內各存儲單元的譯碼尋址譯碼尋址u 片選譯碼：片選譯碼：高位地址線對存儲芯片的譯碼尋址高位地址線對存儲芯片的譯碼尋址 全譯碼特點：全譯碼特點：每個存儲單元的地址都是

29、唯每個存儲單元的地址都是唯一的，一的，不存在地址重復不存在地址重復 譯碼電路可能比較復雜、連線也較多譯碼電路可能比較復雜、連線也較多第第4 4章：章：部分譯碼部分譯碼 部分譯碼：部分譯碼：只有部分高位地址線參與對存只有部分高位地址線參與對存儲芯片的譯碼儲芯片的譯碼 每個存儲單元將對應多個地址每個存儲單元將對應多個地址（地址重（地址重復），需要選取一個可用地址復），需要選取一個可用地址 可以簡化譯碼電路的設計可以簡化譯碼電路的設計 系統的部分地址空間將被浪費，此時的實系統的部分地址空間將被浪費，此時的實際效果等于沒有這些沒涉及的地址線際效果等于沒有這些沒涉及的地址線 適用于小存儲容量的系統設計中

30、。適用于小存儲容量的系統設計中。第第4 4章：章：線選譯碼線選譯碼 線選譯碼：線選譯碼：只用少數幾根高位地址線進行芯只用少數幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）片的譯碼，且每根負責選中一個芯片（組） 雖構成簡單，但地址空間嚴重浪費雖構成簡單，但地址空間嚴重浪費 必然會出現地址重復（一個存儲單元對應多必然會出現地址重復（一個存儲單元對應多個存儲地址）個存儲地址） 一個存儲地址會對應多個存儲單元一個存儲地址會對應多個存儲單元 多個存儲單元共用的存儲地址不應使用多個存儲單元共用的存儲地址不應使用第第4 4章：章：片選端譯碼小結片選端譯碼小結 存儲芯片的片選控制端可以被看作是一根

31、存儲芯片的片選控制端可以被看作是一根最高位地址線最高位地址線 在系統中，主要與地址發生聯系：包括在系統中，主要與地址發生聯系：包括地地址空間的選擇址空間的選擇（例如接系統的（例如接系統的IO/M信號）信號）和和高位地址的譯碼選擇高位地址的譯碼選擇（與系統的高位地（與系統的高位地址線相關聯）址線相關聯） 對一些存儲芯片通過片選無效可關閉內部對一些存儲芯片通過片選無效可關閉內部的輸出驅動機制，起到降低功耗的作用的輸出驅動機制，起到降低功耗的作用第第4 4章：章：4. 存儲芯片的讀寫控制存儲芯片的讀寫控制 ROM芯片的芯片的/OE：與系統的讀命令線相連：與系統的讀命令線相連當芯片被選中、且讀命令有效

32、時，當芯片被選中、且讀命令有效時，存儲芯片將開放并驅動數據到總線存儲芯片將開放并驅動數據到總線 RAM芯片的芯片的/WE：與系統的寫命令線相連：與系統的寫命令線相連;RAM芯片被選中時具有讀芯片被選中時具有讀/寫功能，允許讀取數據寫功能，允許讀取數據也允許總線數據寫入存儲芯片也允許總線數據寫入存儲芯片, RAM芯片的芯片的/OE也要也要連接到系統的讀命令線連接到系統的讀命令線8088的的M/IO一定和譯碼器配合起來使用一定和譯碼器配合起來使用第第4 4章：章：4.4.2 存儲芯片與存儲芯片與CPU的配合的配合 存儲芯片與存儲芯片與CPU總線的連接，還有兩總線的連接，還有兩個很重要的問題：個很重

33、要的問題： CPU的總線負載能力的總線負載能力u CPU能否帶動總線上包括存儲器在內的能否帶動總線上包括存儲器在內的連接器件？連接器件？ 存儲芯片與存儲芯片與CPU總線時序的配合總線時序的配合u CPU能否與存儲器的存取速度相配合？能否與存儲器的存取速度相配合？第第4 4章：章：1. 總線驅動總線驅動 CPU的總線驅動能力有限的總線驅動能力有限 單向傳送的地址和控制總線，可采用三單向傳送的地址和控制總線，可采用三態鎖存器和三態單向驅動器等來加以鎖態鎖存器和三態單向驅動器等來加以鎖存和驅動存和驅動 雙向傳送的數據總線，可以采用三態雙雙向傳送的數據總線，可以采用三態雙向驅動器來加以驅動向驅動器來加

34、以驅動第第4 4章：章：2. 時序配合時序配合 分析存儲器的存取速度是否滿足分析存儲器的存取速度是否滿足CPU總線時序的要求總線時序的要求 如果不能滿足：如果不能滿足：u 考慮更換存儲芯片考慮更換存儲芯片u 總線周期中插入等待狀態總線周期中插入等待狀態TW32K8的的SRAM芯片芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1

35、D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256邏輯圖邏輯圖SRAM 2114的功能的功能SRAM 6264的功能的功能EPROM 2716的功能的功能EPROM 2764的功能的功能門電路譯碼組成片選信號門電路譯碼

36、組成片選信號A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y全譯碼示例全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍地址范圍A12 A0A19A18A17A16A15A14 A13部分譯碼示例部分譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3線選譯碼示例線選譯碼示例A14

37、A12A0A13(1)2764(2)2764 CECE切記： A14 A1300的情況不能出現00000H01FFFH的地址不可使用第第4 4章：章：4.54.5高速緩沖存儲器高速緩沖存儲器Cache介紹介紹 Cache的作用：微處理器（的作用：微處理器（CPU）的時鐘即處理）的時鐘即處理速度不斷提高，主存儲器的低速度制約了速度不斷提高，主存儲器的低速度制約了CPU處處理速度的提高，采用高速度的存儲器組成大容量理速度的提高，采用高速度的存儲器組成大容量主存儲器與之匹配，成本會很高很不經濟。成本主存儲器與之匹配，成本會很高很不經濟。成本較低的較低的存儲器適宜制作大容量的主存儲器。但相存儲器適宜制

38、作大容量的主存儲器。但相對存取速度很低，為兼顧高速度與對存取速度很低，為兼顧高速度與低成本的優勢低成本的優勢引入了如圖所示的引入了如圖所示的高速緩沖存儲器，即高速緩沖存儲器，即Cache 在高速在高速CPU與相對低速主存儲器之間插入與相對低速主存儲器之間插入Cache模塊，微處理器近期頻繁訪問的指令代碼模塊，微處理器近期頻繁訪問的指令代碼與數據盡量多的保存在與數據盡量多的保存在Cache存儲器中。存儲器中。高速緩沖存儲器在主貯存系統中的位置高速緩沖存儲器在主貯存系統中的位置CP UCache地地址址與與數數據據緩緩沖沖器器 主存主存 儲器儲器系系統統總總線線地址總線地址總線數據總線數據總線第第

39、4 4章：章：4.54.5高速緩沖存儲器高速緩沖存儲器Cache CPU訪問存儲器時受控制器的控制訪問存儲器時受控制器的控制,僅當僅當Cache中沒有中沒有CPU當前所需的代碼或數據時才去訪問低當前所需的代碼或數據時才去訪問低速的主存儲器。這樣，微處理器大多數的存儲器速的主存儲器。這樣，微處理器大多數的存儲器操作都是訪問操作都是訪問Cache，達到了既降低成本有提高，達到了既降低成本有提高系統速度的目的。系統速度的目的。 CPU訪問存儲器時在地址上輸出地址信息，由訪問存儲器時在地址上輸出地址信息，由于于 Cache控制器定位在控制器定位在CPU與主存儲器之間，與主存儲器之間，它會判斷該地址是否

40、與它會判斷該地址是否與Cache中存放數據的地址中存放數據的地址一致。若一致就稱為一致。若一致就稱為Cache被命中（被命中（Hit），此），此時時CPU高速的訪問高速的訪問Cache。地址與數據緩沖器、。地址與數據緩沖器、系統和主存儲器實際上都沒介入其操作。系統和主存儲器實際上都沒介入其操作。第第4 4章：章：高速緩沖存儲器高速緩沖存儲器Cache 否則否則CPU所需的目標數據不在所需的目標數據不在Cache中，這種情中，這種情況就稱為況就稱為Cache非命中（非命中（Miss）,此時此時CPU只能到只能到低速的主存儲器中獲取所需的數據。低速的主存儲器中獲取所需的數據。 系統約定在系統約定在

41、CPU與與Cache之間以字節為基本之間以字節為基本單位進行數據傳輸，單位進行數據傳輸， 而而Cache同主存儲器之間以同主存儲器之間以塊為基本單位進行數據傳輸，塊又稱為一個塊為基本單位進行數據傳輸，塊又稱為一個Cache行，計行，計32個字節。個字節。第第4 4章：章： Cache的實施原理簡介的實施原理簡介直接映像關系直接映像關系 Cache 的設計包括硬件與協議，是一項相當復雜的技術工作，的設計包括硬件與協議，是一項相當復雜的技術工作，常用的有直接映像、組相連映像與全相連映像三種結構，常用的有直接映像、組相連映像與全相連映像三種結構， Cache 的管理協議稱的管理協議稱MESI協議。協

42、議。 直接映像直接映像(Direct Mapped)是最簡單的一種映像方法。為簡是最簡單的一種映像方法。為簡便起見，僅假設一個只有便起見，僅假設一個只有8位地址線的位地址線的CPU，它可以訪問，它可以訪問256個個字節存儲空間，而字節存儲空間，而Cache容量則為容量則為64個字節個字節,如圖所示如圖所示 現用低現用低6位地址訪問位地址訪問Cache內部。而對主存儲器來講則被分成內部。而對主存儲器來講則被分成4頁，因主存儲器的頁，因主存儲器的063單元、單元、64127單元、單元、128191單元、單元、192255單元都可以分別對應到單元都可以分別對應到Cache 的的64個單元中，即主存個單元中，即主存儲器每儲器每4個單元對應個單元對應Cache的同一個單元。這樣就引出了一個問的同一個單元。這樣就引出了一個問題，題， Cache中的內容到底屬于主存儲器中那個單元的拷貝副本中的內容到底屬于主存儲器中那個單元的拷貝副本呢？為此，對于一個呢？為此，對于一個Ca