1、項目二項目二計數(shù)器的仿真制作與調(diào)試（計數(shù)器的仿真制作與調(diào)試（1414學時）學時）任務描述任務描述利用觸發(fā)器設計制作一個計數(shù)器利用觸發(fā)器設計制作一個計數(shù)器教學目的教學目的和和 要要 求（求（知識、能力知識、能力和素質(zhì)）和素質(zhì)）1.1.掌握掌握RSRS觸發(fā)器、觸發(fā)器、D D觸發(fā)器、觸發(fā)器、JKJK觸發(fā)器、觸發(fā)器、T T觸發(fā)器的邏輯功能和測試觸發(fā)器的邏輯功能和測試方法。方法。 2 2、掌握時序邏輯電路的特點及分析方法、分析步驟。、掌握時序邏輯電路的特點及分析方法、分析步驟。3 3、通過計數(shù)器的設計與制作，掌握時序邏輯電路的設計方法和設計、通過計數(shù)器的設計與制作，掌握時序邏輯電路的設計方法和設計步驟。

2、步驟。4 4、掌握集成芯片的功能和應用。、掌握集成芯片的功能和應用。5 5、能進行元器件的識別與選取。、能進行元器件的識別與選取。6 6、學會時序邏輯電路的仿真、安裝、調(diào)試與檢測方法。、學會時序邏輯電路的仿真、安裝、調(diào)試與檢測方法。7 7、要有溝通能力和團隊協(xié)作精神；端正的學習態(tài)度，良好的職業(yè)道、要有溝通能力和團隊協(xié)作精神；端正的學習態(tài)度，良好的職業(yè)道德；同時具備質(zhì)量、成本、安全、環(huán)保意識。德；同時具備質(zhì)量、成本、安全、環(huán)保意識。教學重點教學重點和和 難難 點點重點：、各類觸發(fā)器的功能及測試重點：、各類觸發(fā)器的功能及測試、時序邏輯電路的分析設計集成芯片的功能和應用、時序邏輯電路的分析設計集成芯

3、片的功能和應用難點：、典型集成芯片的功能和應用難點：、典型集成芯片的功能和應用、電路的綜合調(diào)試。、電路的綜合調(diào)試。教學方法和教學方法和手段手段講解法、引導法、仿真法、講解法、引導法、仿真法、“教、學、做教、學、做”一體化教學方法等。一體化教學方法等。教學過程教學過程、導入新課、導入新課 、講授、講授 3 3、制作與調(diào)試、制作與調(diào)試 4 4、寫報告、寫報告 5 5、綜合考核、綜合考核項目一項目一任務二（任務二（6學時）學時）任務描述任務描述計數(shù)器和寄存器芯片功能仿真計數(shù)器和寄存器芯片功能仿真教學目的教學目的和和 要要 求求1 1、掌握計數(shù)器的工作原理及典型芯片的應用、掌握計數(shù)器的工作原理及典型芯

4、片的應用 2 2、掌握寄存器的工作原理及典型芯片的應用、掌握寄存器的工作原理及典型芯片的應用教學重點教學重點和和 難難 點點重點：各芯片的功能重點：各芯片的功能難點：各芯片的應用難點：各芯片的應用教學方法教學方法和手段和手段講解法、引導法、講解法、引導法、“教、學、做教、學、做”一體化教學方法等一體化教學方法等教教學學過過程程1 1 導入新課導入新課2 2 講授講授3 3 作業(yè)和思考題布置作業(yè)和思考題布置一、時序邏輯電路的基本結(jié)構(gòu)及特點一、時序邏輯電路的基本結(jié)構(gòu)及特點1.1 時序邏輯電路的基本結(jié)構(gòu) 時序邏輯電路中必須含有存儲電路，存儲電路可由延遲元件組成，也可用觸發(fā)器構(gòu)成。一、時序邏輯電路的基

5、本結(jié)構(gòu)及特點一、時序邏輯電路的基本結(jié)構(gòu)及特點1.1 時序邏輯電路的基本結(jié)構(gòu) 時序邏輯電路中必須含有存儲電路，存儲電路可由延遲元件組成，也可用觸發(fā)器構(gòu)成。一、時序邏輯電路的基本結(jié)構(gòu)及特點一、時序邏輯電路的基本結(jié)構(gòu)及特點1.1 時序邏輯電路的特點(1) 時序邏輯電路由組合電路和存儲電路組成。(2) 時序邏輯電路中存在反饋，因而電路的工作狀態(tài)與時間因素有關(guān)，即時序電路的輸出由電路的輸入和電路原來的狀態(tài)共同決定。二、時序邏輯電路的分類二、時序邏輯電路的分類2.1 時序邏輯電路的分類同步時序邏輯電路 在同步時序邏輯電路中，存儲電路內(nèi)所有觸發(fā)器的時鐘輸入端都接于同一個時鐘脈沖源，因而，所有觸發(fā)器的狀態(tài)變化

6、都與所加時鐘信號同步。異步時序邏輯電路 異步時序邏輯電路中，沒有統(tǒng)一的時鐘脈沖，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，而有些觸發(fā)器的時鐘輸入端不與時鐘脈沖源相連。一、時序邏輯電路的基本結(jié)構(gòu)及特點一、時序邏輯電路的基本結(jié)構(gòu)及特點二、時序邏輯電路的分析二、時序邏輯電路的分析2.1 分析時序邏輯電路的一般步驟 時序邏輯電路的分析就是根據(jù)給定的時序邏輯電路圖，通過分析，求出它的輸出Z的變化規(guī)律，以及電路狀態(tài)Q的轉(zhuǎn)換規(guī)律，進而說明該時序邏輯電路的功能和工作特性。、根據(jù)給定的時序電路圖寫出下列各邏輯方程式。(1)各觸發(fā)器的時鐘信號CP的邏輯表達式；(2)時序電路的輸出方程；(3)各觸發(fā)器的驅(qū)動方程。、將

7、驅(qū)動方程代入相應觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)的方程,也就是時序邏輯電路的狀態(tài)方程。、根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。、用文字描述給定時序邏輯電路的邏輯功能。二、時序邏輯電路的分析二、時序邏輯電路的分析同步時序邏輯電路的分析舉例解：(1) 驅(qū)動方程和輸出方程二、時序邏輯電路的分析二、時序邏輯電路的分析（）列狀態(tài)方程（） 列狀態(tài)表二、時序邏輯電路的分析二、時序邏輯電路的分析（）由狀態(tài)表畫出狀態(tài)圖和時序圖（）確定電路的邏輯功能和特點 從狀態(tài)表容易看出：每經(jīng)過八個時鐘脈沖，電路的狀態(tài)以及電路輸出變量Y的取值循環(huán)變化一次，這說明該電路具有對時鐘脈沖信號(CP)

8、進行計數(shù)的功能，是八進制計數(shù)器，電路狀態(tài)以自然二進制狀態(tài)輸出。計數(shù)器是典型的時序邏輯部件，它能累計輸入脈沖的個數(shù)。二、時序邏輯電路的分析二、時序邏輯電路的分析同學們自己分析如圖所示時序邏輯電路的功能。 計數(shù)器是用來實現(xiàn)累計電路輸入CP脈沖個數(shù)功能的時序電路。在計數(shù)功能的基礎(chǔ)上，計數(shù)器還可以實現(xiàn)計時、定時、分頻和自動控制等功能，應用十分廣泛。 計數(shù)器按照CP脈沖的輸入方式可分為同步計數(shù)器和異步計數(shù)器。 計數(shù)器按照計數(shù)規(guī)律可分為加法計數(shù)器、 減法計數(shù)器和可逆計數(shù)器。 計數(shù)器按照計數(shù)的進制可分為二進制計數(shù)器（N=2n）和非二進制計數(shù)器（N2n），其中, N代表計數(shù)器的進制數(shù)，n代表計數(shù)器中觸發(fā)器的個

9、數(shù)。1. 同步二進制計數(shù)器 同步二進制計數(shù)器電路如圖所示。三、計數(shù)器三、計數(shù)器3.1 同步計數(shù)器QJCK&QF2Q2QJCK&RDQF1Q1QJCK&RDQF0Q0清零CPRD三、計數(shù)器三、計數(shù)器三、計數(shù)器三、計數(shù)器三、計數(shù)器三、計數(shù)器分析過程:(1) 寫相關(guān)方程式。 時鐘方程 CP0=CP1=CP2=CP 驅(qū)動方程： J0=1 K0=1nQJ01nQK01nnQQJ102nnQQK102 (2) 求各個觸發(fā)器的狀態(tài)方程。JK觸發(fā)器特性方程為 Qn+1= 將對應驅(qū)動方程式分別代入JK觸發(fā)器特性方程式，進行化簡變換可得狀態(tài)方程：)(1CPQKQJQnnn)(0000010

10、CPQQKQJQnnnn)(01011010111111CPQQQQQQQQQKQJQnnnnnnnnnnn)(012012222212CPQQQQQQQKQJQnnnnnnnnn三、計數(shù)器三、計數(shù)器表表5.2 同步計數(shù)器的狀態(tài)表同步計數(shù)器的狀態(tài)表 (3) 求出對應狀態(tài)值。 列狀態(tài)表如表5.2所示。畫狀態(tài)圖如圖5.6（a）所示， 畫時序圖如圖5.6（b） 所示。 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0nQ2nQ1nQ012nQ11nQ10nQ三

11、、計數(shù)器三、計數(shù)器圖 5.6 同步計數(shù)器狀態(tài)圖(a) 狀態(tài)圖； (b) 時序圖Q2Q1Q00 0 00 0 11 1 10 1 01 1 00 1 11 0 11 0 0CPQ0Q1Q2(a)(b)三、計數(shù)器三、計數(shù)器 (4） 歸納分析結(jié)果， 確定該時序電路的邏輯功能。從時 鐘方程可知該電路是同步時序電路。從狀態(tài)圖可知隨著CP脈 沖的遞增, 觸發(fā)器輸出Q2Q1Q0值是遞減的, 且經(jīng)過八個CP脈沖 完成一個循環(huán)過程。 綜上所述，此電路是同步三位二進制（或一位八進制） 減法計數(shù)器。從圖5.4（b）所示時序圖可知：Q0端輸出矩形 信號的周期是輸入CP信號的周期的兩倍，所以Q0端輸出信號 的頻率是輸入

12、CP信號頻率的1/2，對應Q1端輸出信號的頻率 是輸入CP信號頻率的1/4，因此N進制計數(shù)器同時也是一個N 分頻器，謂分頻就是降低頻率， N分頻器輸出信號頻率是其 輸入信號頻率的N分之一。 三、計數(shù)器三、計數(shù)器2. 同步非二進制計數(shù)器同步非二進制計數(shù)器 例 2分析圖5.8 所示同步非二進制計數(shù)器的邏輯功能。 圖圖5.8 同步非二進制計數(shù)器同步非二進制計數(shù)器Q1J1F1K1Q0J0F0K0CP&Q1Q2J2F2K2Q2Q0三、計數(shù)器三、計數(shù)器 解 (1) 寫相關(guān)方程式。 時鐘方程 CP0=CP1=CP2=CP 驅(qū)動方程 k0=1nQJ20nQJ01nQK01nnQQJ10212K三、計數(shù)

13、器三、計數(shù)器 (2) 求各個觸發(fā)器的狀態(tài)方程：)(02000010CPQQQKQJQnnnnn)(1010111111CPQQQQQKQJQnnnnnnn)(012212222212CPQQQQQQQKQJQnnnnnnnnn (3) 求出對應狀態(tài)值。 列狀態(tài)表。 列出電路輸入信號和觸發(fā)器原態(tài)的所有取值組合，代入相應的狀態(tài)方程，求得相應的觸發(fā)器次態(tài)及輸出， 列表得到狀態(tài)表， 如表5.4所示。 三、計數(shù)器三、計數(shù)器表表5.4 狀態(tài)表狀態(tài)表 cp 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 0 01 0 1 1 0 11 1 0 1 1 01 1 1

14、1 1 10 0 0nQ2nQ1nQ012nQ11nQ10nQ三、計數(shù)器三、計數(shù)器圖5.9 同步計數(shù)器對應圖形（a）狀態(tài)圖; （b） 時序圖 畫狀態(tài)圖如圖5.9（a）所示， 時序圖如圖5.9（b）所示。 0 0 01 0 00 0 10 1 01 0 1CPQ0Q1Q2(a)(b)1 1 10 1 1Q3Q2Q11 1 0三、計數(shù)器三、計數(shù)器 (4) 歸納分析結(jié)果， 確定該時序電路的邏輯功能。從時鐘方 程可知該電路是同步時序電路。 從表5.4所示狀態(tài)表可知： 計數(shù)器輸出Q2Q1Q0共有八種狀 態(tài)000111。 從圖5.9（a）所示狀態(tài)圖可知：隨著CP脈沖的遞增, 觸發(fā)器 輸出Q2Q1Q0會進入

15、一個有效循環(huán)過程，此循環(huán)過程包括了五個 有效輸出狀態(tài)，其余三個輸出狀態(tài)為無效狀態(tài)，所以要檢查該 電路能否自啟動。三、計數(shù)器三、計數(shù)器 檢查的方法是：不論電路從哪一個狀態(tài)開始工作，在CP脈 沖作用下，觸發(fā)器輸出的狀態(tài)都會進入有效循環(huán)圈內(nèi)，此電路 就能夠自啟動；反之，則此電路不能自啟動。 綜上所述，此電路是具有自啟動功能的同步五進制加法計 數(shù)器。 三、計數(shù)器三、計數(shù)器 1. 集成同步計數(shù)器集成同步計數(shù)器74LS161 74LS161是一種同步四位二進制加法集成計數(shù)器。其管腳的排列如圖5.10所示，邏輯功能如表5.5所示。 圖 5.1074LS161管腳排列圖VCCCOQ0Q1Q2Q3CTTLD16

16、98174LS161CRCPD0D1D2D3CTP地3.3 集成同步計數(shù)器表表5.5 74LS161邏輯功能表邏輯功能表CTPCTTCP Q3 Q2 Q1 Q00111101110101 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法計數(shù) CRLD 當復位端 =0時，輸出Q3Q2Q1Q0全為零，實現(xiàn)異步清除功能（又稱復位功能）。 當 =“1”，預置控制端 =“0”，并且 CP=CP時，Q3Q2Q1Q0=D3D2D1D0，實現(xiàn)同步預置數(shù)功能。CRCRLD 當 = =“1”且CTPCTT=0時，輸出Q3Q2Q1Q0保持 不變。 當 = =CTP=CTT

17、=“1”，并且CP=CP時，計數(shù)器 才開始加法計數(shù)，實現(xiàn)計數(shù)功能。 CRLDLDCR三、計數(shù)器三、計數(shù)器3.4 異步計數(shù)器1. 異步二進制計數(shù)器異步三位二進制計數(shù)器電路如圖所示。QJCKRDQF2QJCKRDQF1QJCKRDQF0Q1Q0Q2“1”CP清零進位 分析步驟如下： (1) 寫相關(guān)方程式。 時鐘方程 CP0=CPCP1=Q0CP2=Q1 驅(qū)動方程 J0=1 K0=1 J1=1 K1=1 J2=1 K2=1 (2) 求各個觸發(fā)器的狀態(tài)方程。JK觸發(fā)器特性方程為)(1CPQKQJQnnn三、計數(shù)器三、計數(shù)器 將對應驅(qū)動方程式分別代入特性方程式， 進行化簡變換可得狀態(tài)方程:)(00000

18、10CPQQKQJQnnnn)(01111111QQQKQJQnnnn)(12222212QQQKQJQnnnn三、計數(shù)器三、計數(shù)器表表 5.6 狀態(tài)表狀態(tài)表 cp1 0 0 00 0 12 0 0 10 1 03 0 1 00 1 14 0 1 11 0 05 1 0 01 0 16 1 0 11 1 07 1 1 01 1 181 1 10 0 0nQ2nQ1nQ012nQ11nQ10nQ (3) 求出對應狀態(tài)值。 列狀態(tài)表如表所示。三、計數(shù)器三、計數(shù)器計數(shù)器狀態(tài)圖和時序圖 畫狀態(tài)圖和時序圖如圖所示。Q2Q1Q00 0 01 1 10 0 10 1 00 1 1CPQ0Q1Q2(a)(b)

19、1 1 01 0 11 0 0“0”“0”“0”三、計數(shù)器三、計數(shù)器 （4） 歸納分析結(jié)果， 確定該時序電路的邏輯功能。 由時鐘方程可知該電路是異步時序電路。 從狀態(tài)圖可知隨著CP脈沖的遞增, 觸發(fā)器輸出Q2Q1Q0值是遞增的, 經(jīng)過八個CP脈沖完成一個循環(huán)過程。 綜上所述，此電路是異步三位二進制（或一位八進制）加法計數(shù)器。 三、計數(shù)器三、計數(shù)器5.3.2 集成異步計數(shù)器集成異步計數(shù)器1. 集成異步計數(shù)器芯片集成異步計數(shù)器芯片74LS290 邏輯電路如圖所示。QJSDCPKRDQJCPK1RDQCPK1RDF0F1F2QJCPKRDF3&SDQ&S9(1)S9(2)CP0CP1

20、R0(1)R0(2)二 進 制 計 數(shù) 器五 進 制 計 數(shù) 器Q1Q0Q2Q3三、計數(shù)器三、計數(shù)器 74LS290芯片的管腳排列如圖5.18所示。其中， S9(1)、 S9(2)稱為置“9”端，R0(1)、R0(2)稱為置“0”端；CP0、 CP1端為 計數(shù)時鐘輸入端，Q3Q2Q1Q0為輸出端， NC表示空腳。 74LS290邏輯功能如表所示。 置“9”功能：當S9 (1)=S9(2)=1時，不論其他輸入端狀態(tài)如何， 計數(shù)器輸出Q3Q2Q1Q0= 1001，而(1001)2=(9)10，故又稱異步置 數(shù)功能。 三、計數(shù)器三、計數(shù)器表5.874LS290邏輯功能表S9(1) S9(2)R0(1

21、)R0(2)CP0 CP1Q3 Q2 Q1 Q0 1 1 1 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 0 1 S9(1) S9(2)=0 R0(1) R0(2) cp 0 0 cp cp Q0 Q3 CP3 二進制 五進制 8421 十進制 8421 十進制三、計數(shù)器三、計數(shù)器置置“0”功能：功能： 當S9(1)和S9(2)不全為1，并且R0(1)=R0(2)=1時， 不論其他輸入端狀態(tài)如何， 計數(shù)器輸出Q3Q2Q1Q0 = 0000，故又稱異步清零功能或復位功能。 計數(shù)功能：計數(shù)功能：當S9(1)和S9(2)不全為1，并且R0(1)和R0(2)不全為1，輸入計數(shù)脈沖CP時

22、， 計數(shù)器開始計數(shù)。 三、計數(shù)器三、計數(shù)器四、寄存器四、寄存器4.1數(shù)據(jù)寄存器數(shù)據(jù)寄存器 數(shù)據(jù)寄存器又稱數(shù)據(jù)緩沖儲存器或數(shù)據(jù)鎖存器，其功能是接受、存儲和輸出數(shù)據(jù)，主要由觸發(fā)器和控制門組成。n個觸發(fā)器可以儲存n位二進制數(shù)據(jù)。數(shù)據(jù)寄存器按其接受數(shù)據(jù)的方式又分為雙拍式和單拍式兩種。1. 雙拍式數(shù)據(jù)寄存器雙拍式數(shù)據(jù)寄存器(1) 電路組成。 如圖所示。四、寄存器四、寄存器4.1數(shù)據(jù)寄存器數(shù)據(jù)寄存器RDSDF2&RDSDF1&RDSDF0&清零接收D2D1D0QQQ雙拍式三位數(shù)據(jù)寄存器(2) 工作原理。在接收存放輸入數(shù)據(jù)時，需要兩拍才能完成：第一拍清零，第二拍置數(shù)。四、寄存器四、寄

23、存器4.1數(shù)據(jù)寄存器數(shù)據(jù)寄存器2. 單拍式數(shù)據(jù)寄存器單拍式數(shù)據(jù)寄存器(1) 電路組成CDQF3CDQF2CDQF1CDQF0CPD3D2D1D0 單拍式四位二進制數(shù)據(jù)寄存器(2) 工作原理。 接受寄存數(shù)據(jù)只需一拍即可，無須先進行清零。四、寄存器四、寄存器 4.2 移位寄存器移位寄存器 移位寄存器除了接受、存儲、輸出數(shù)據(jù)以外，同時還能將其中寄存的數(shù)據(jù)按一定方向進行移動。移位寄存器有單向和雙向移位寄存器之分。1. 單向移位寄存器單向移位寄存器 單向移位寄存器只能將寄存的數(shù)據(jù)在相鄰位之間單方向移動。按移動方向分為左移移位寄存器和右移移位寄存器兩種類型。右移移位寄存器電路如圖所示。CQF3DCQF2D

24、CQF1DCQF0DQ3Q2Q1Q0CP串行輸入D串行輸出并行輸出 功能分析： (1) 時鐘方程 CP0=CP1=CP2=CP3=CP 驅(qū)動方程 D0= D1= D2= D3=D D觸發(fā)器特征方程為 Q n+1=D (CP) nQ1nQ2nQ3 (2) 將對應驅(qū)動方程分別代入D觸發(fā)器特征方程，進行化簡變換可得狀態(tài)方程: )(110CPQQnn)(211CPQQnn)(312CPQQnn)(13CPDQn (3）假定電路初態(tài)為零，而此電路輸入數(shù)據(jù)D在第一、 二、 三、 四個CP脈沖時依次為1、0、1、1，根據(jù)狀態(tài)方程可得到對應的電路輸出D3D2D1D0的變化情況， 如表所示。四、寄存器四、寄存器

25、4.2 移位寄存器移位寄存器 CP輸入數(shù)據(jù)D右移移位寄存器輸出Q3Q2Q1Q0000000111000200100311010411101DCPQ3Q2Q1Q0“0”“0”“0”“0”“0”時序圖右移移位寄存器輸出變化右移移位寄存器輸出變化 (4) 確定該時序電路的邏輯功能。由時鐘方程可知該電路是同步電路。 右移移位寄存器電路中，隨著CP脈沖的遞增, 觸發(fā)器輸入端依次輸入數(shù)據(jù)D，稱為串行輸入。 輸入一個CP脈沖， 數(shù)據(jù)向右移動一位。輸出有兩種方式：數(shù)據(jù)從最右端Q0依次輸出，稱為串行輸出；由Q3Q2Q1Q0端同時輸出, 稱為并行輸出。串行輸出需要經(jīng)過八個CP脈沖才能將輸入的四個數(shù)據(jù)全部輸出，而并

26、行輸出只需四個CP脈沖。 左移移位寄存器 左移移位寄存器電路如圖所示，請同學們自行分析其功能。 CQF0DCDF1QCDF2QCDF3QQ1Q2Q3Q0DCP四、寄存器四、寄存器4.2 移位寄存器移位寄存器2. 雙向移位寄存器雙向移位寄存器既可將數(shù)據(jù)左移、又可右移的寄存器稱為雙向移位寄存器。F3CRD& 1DQQF2CRD& 1DQQF1CRD& 1DQQF0CRD& 1DQQ111DSL串行輸入（左移）XX 0右移X 1左移DSR串行輸入（右移）串行輸出（左移）Q3Q2Q1Q0串行輸出（右移）CP清零四位雙向移位寄存器四、寄存器四、寄存器4.2 移位寄存器移位

27、寄存器2. 雙向移位寄存器雙向移位寄存器 X是工作方式控制端。當X=0時，實現(xiàn)數(shù)據(jù)右移寄存功能；當 X = 1時，實現(xiàn)數(shù)據(jù)左移寄存功能；DSL是左移串行輸入端，而DSR是右移串行輸入端。3. 移位寄存器的應用移位寄存器的應用1） 實現(xiàn)數(shù)據(jù)傳輸方式的轉(zhuǎn)換 在數(shù)字電路中，數(shù)據(jù)的傳送方式有串行和并行兩種，而移位寄存器可實現(xiàn)數(shù)據(jù)傳送方式的轉(zhuǎn)換。既可將串行輸入轉(zhuǎn)換為并行輸出，也可將串行輸入轉(zhuǎn)換為串行輸出。四、寄存器四、寄存器4.2 移位寄存器移位寄存器3. 移位寄存器的應用移位寄存器的應用2） 構(gòu)成移位型計數(shù)器1） 環(huán)形計數(shù)器。 環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連， 構(gòu)成一個閉合的環(huán)。CDF3QQ2SDRDCDF2QSDRDCDF1QSDRDQ1CDF0QSDRDQ0CPQ3(a)(b)Q3Q2Q1Q00 1 0 01 0 0 00 0 0 10 0 1 0(a) 邏輯電路圖； (b) 狀態(tài)圖 實現(xiàn)環(huán)形計數(shù)器時，必須設置適當?shù)某鯌B(tài)，且輸出Q3Q2Q1Q0端初始狀態(tài)不能完全一致(即不能全為“1”或“0”)，這樣電路才能實現(xiàn)計數(shù), 環(huán)形計數(shù)器的進制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個數(shù)n相等，即N=n，狀態(tài)變化如圖(b)所示(電路中初態(tài)為0100)。（2）扭環(huán)形計數(shù)器。 扭環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和