1、2021-10-221 第六章第六章 電路參數提取電路參數提取2021-10-222 第一節第一節 信號傳輸延遲信號傳輸延遲數字電路的延遲由四部分組成： 門延遲 連線延遲 扇出延遲 大電容延遲一、CMOS門延遲2021-10-223 上升時間tr：輸出信號波形從“1”電平的10%上升到90%需要的時間。即：V0：10%90%Vdd。 下降時間tf：輸出信號波形從“1”電平的90%下降到10%需要的時間。即：V0：90%10%Vdd。 延遲時間td：輸入電壓變化到50%Vdd的時刻到輸出電壓變化到50%Vdd時刻之間的時間差。ViVotdftdr50% Vdd2021-10-224 前級反相器的

2、負載電容約為后級反相器的兩個晶體管柵電容之和： Cl=Cgp+Cgn=Cox(WpLp+WnLn)=C(WpLp+WnLn)ViVoVddViVoVddCgpCgnV iVoV d dC l2021-10-2251、下降時間：設：輸入波形為理想脈沖Cl上的電壓從0.9Vdd下降到Vdd-Vtn過程中，N管工作在飽和區Cl上的電壓從Vdd-Vtn下降到0.1Vdd過程中，N管工作在線性區根據放電電流的瞬態方程：ViVddVoCldtdVCIl002021-10-226（1）當VoVdd-Vtn時：令：Vo從0.9Vdd下降到Vdd-Vtn時間為tf1（2）當Vo Vdd-Vtn時：令：Vo從Vd

3、d-Vtn下降到0.1Vdd時間為tf220)(2tnddnlVVdtdVC29 .001)()1 .0(2)(2tnddnddtnlVVVtnddnlfVVVVCdVVVCtddtndd2)(2000VVVVdtdVCtnddnl)2019ln()(22)(21 . 020002ddtnddtnddnlVVVtnddnlfVVVVVCVVVVdVCttndddd2021-10-227CMOS反相器下降時間為：設：Vtn=0.2Vdd Vdd=5v2、上升時間：由充電電流的瞬態方程：)2019ln(211 .0)(221ddtnddtnddddtntnddnlfffVVVVVVVVVCtttd

4、dnlfVCt4ViVddVoClISddSdtdVCIl002021-10-228（1）當Vo|Vtp|時：令：Vo從|Vtp|上升至0.9Vdd的時間為tr220|)|(2tpddnlVVdtdVC2|1 .0021|)|()1 .0(|2|)|(2tpddnddtplVVtpddnlrVVVVCdVVVCttpdd2|)|(2000VVVVdtdVCtpddnl)|2019ln(|)|(22|)|(9 . 0|0002ddtpddtpddplVVtpddnlrVVVVVCVVVVdVCtddtp2021-10-229CMOS反相器的上升時間為：設：|Vtp|=0.2Vdd如果兩管尺寸相同

5、： 時，有：)|2019ln(21| 1 . 01 . 0|)|(221ddtpddtpddddtptpddnlrrrVVVVVVVVVCtttddplrVCt4ppnnLWLWppnnffpnrttt5.22021-10-2210兩管尺寸相同時，上升延遲時間比下降延遲時間長，這是因為電子遷移率大于孔穴遷移率的原因。 若要求tr=tf，則要求n=p 即：nnppLWLW5.22021-10-22113、延遲時間： 根據延遲時間的定義：td為輸入信號變化到50%Vdd時刻的時刻到輸出電壓變化到50%Vdd時刻之間的時間差。但這樣的延遲 比較難以計算。ViVotdftdr50%Vdd2021-10

6、-2212 通常假設輸入信號為理想的階躍信號的情況下，計算門的平均延遲時間： 42222frttdfdravtttttfrtf/2tr/2ViVo50%2021-10-2213二、連線延遲 在計算連線延遲時，我們用最簡單的RC網絡模型?？疾旃濣cVi的時間響應： RVVRVVIIdtdVCiiiiiii111CRVi-1Ii-1ViVi+1Ii2021-10-2214 當網絡節點分得很密時，上式可寫成微分形式： 式中：r為單位長度電阻，c為單位長度電容。 通常信號在連線上的傳播延遲時間可以用下式估算： 其中：l為連線長度，由于 ，l在連線延遲中起主要作用。為了減小延遲時間，可行的策略是在連線中加

7、若干個Buffer。22rcltl2ltl22dxVddtdVrc2021-10-2215三、電路扇出延遲 邏輯門的輸出端所接的輸入門的個數稱為電路的扇出：Fout。 對于電路扇出參數的主要限制是：inoutIIViIoutVoIinIinIin2021-10-2216 扇出端的負載等于每個輸入端的柵電容之和： 在電路設計中， 如果一個反相器的扇出為N，即Fout=N。其驅動能力應提高N倍，才能獲得與其驅動一級門相同的延遲時間。否則它的上升及下降時間都會下降N倍。FoutigliCC1)(2021-10-2217四、大電容負載驅動電路 問題：一個門驅動非常大的負載時，會引起延遲的增大。由于外部

8、電容比芯片內部標準門柵電容可能要大幾個數量級。要想在允許的門延遲時間內驅動大電容負載，只有提高 ，即增大W，將使柵面積LW增大，管子的輸入電容（即柵電容）Cg也隨之增大，它相對于前一級又是一個大電容負載。如何解決這一問題呢？ Mead和Conway論證了用逐級放大反相器構成的驅動電路可有效地解決驅動大電容負載問題。)(LWK2021-10-2218例如：設一個標準反相器： 如果不增加反相器的驅動能力，其延遲時間將增大27倍。81lC3113iVddV負驅R9R（倍）27381381glglCCWLCC2021-10-2219 逐級放大方法：為了保證輸出低電平Vol不變，而維持標準反相器的 不變

9、的條件下，逐級放大驅動管和負載管的寬長比，使每級放大的比例因子f相等。RiVgC311333193912781lC1lC2lC2021-10-2220 pdtf pdtf 31glCCf312llCCf32lLCCf93/ 11/ 3R93/ 31/9R93/91/27Rpdtf iVgC311333193912781lC1lC2lC2021-10-2221 經過N級放大后，則總延遲時間為：T=N ，f稱為幾何放大因子。 在實際的電路設計中，如何確定放大器的級數？可以分兩步進行： （1）根據設計要求：tr、tf及 ，計算末級MOS管的尺寸。 （2）按照設計的優化準則：速度、功耗、面積等，計算出

10、所需級數及每級MOS管的尺寸。 Cg為標準反相器的柵電容pdtf LCfCCNCfCgLgNLln)ln(2021-10-2222 從上式看，f增大使級數N減小，使總延遲時間及每一級的延遲時間也相應增大，可以證明當f=e2.7時，速度最快，反相器鏈的總延遲時間最小。證明：由T=N ，得 則：與上式比較得 實際當中， 一般取f為210之間。pdtf pdtfTN，極小值，有：令：effTffCCtTffCCtTfCCtfTgLpdgLpdgLpd1ln0)(ln1ln)/ln(ln)/ln(ln)/ln(22021-10-2223 在表3.2中給出了各種電容值，一般長連線、壓焊塊及芯片外負載電容

11、值遠遠大于標準反相器的柵電容值。因此，當驅動這些大電容時，需要設計專門的驅動電路。 p59，例3.5-2,3,4三個例子請大家自己看看。2021-10-2224 第二節第二節 功功 耗耗CMOS電路的功耗主要由兩部分組成：1、靜態功耗：由反向漏電流造成的功耗。2、動態功耗：由CMOS開關的瞬態電流和負載電容的充放電造成的功耗。 在功耗設計中主要考慮三個因素：一是導體的電遷移現象；二是散熱問題；三是供電問題。2021-10-2225一、金屬線寬的確定 金屬在傳遞電流時，電流密度有一定的限制。如果電流過大，而超過導體的域值Jth，會使導體內產生電遷移現象，導致電路失效。 Al的Jth一般為0.8-

12、1.0 mA/m 例如：Al的最小線寬為3，=2.5m，Al的厚度約為1m，Al的橫截面積為7.5m。 2021-10-2226 ?。篔th=1mA/m，則：導線可流過7.5mA的電流。如果電路實際工作電流大于此電流值，就需要增加金屬線寬，以防止電遷移現象出現。 近兩年來，人們正在研究采用Cu來代替Al做連線。鋁的電阻率在3.1-cm，而銅的電阻率在1.7-cm。因此，銅代替鋁可使連線設計得更細，而不會產生過大的寄生電阻、電容。此外，還可以改善電遷移。2021-10-2227 關于散熱問題：（1）減小各級門的功耗是集成電路設計目標之一。（2）降低功耗會使門的延遲時間增大。（3）目前，采用使散熱

13、均勻分布的方法來解決由于局部功耗過大，而造成的局部過熱。2021-10-2228 關于供電問題：在進行P/G布線時，主要考慮的約束條件是：（1）滿足節點最大電壓降的要求；（2）滿足電遷移的要求；（3）滿足供電均勻的要求；（4）滿足躁聲的要求。 優化目標是連線面積最小。2021-10-2229二、CMOS功耗1、靜態功耗 CMOS在靜態時，P、N管只有一個導通。由于沒有Vdd到GND的直流通路，所以CMOS靜態功耗應當等于零。但在實際當中，由于擴散區和襯底形成的PN結上存在反向漏電流：其中 A：PN結面積， Dn：電子擴散系數 Ln：電子擴散濃度， ：本征載流子濃度靜態功耗：其中：n為器件個數。

14、AninNLnAqDI2結PNADNN innddisVIP）（電流電壓）反向電流(2021-10-22302、動態功耗（1）假設輸入波形為理想的階躍波形 CMOS電路在“0”和“1”的轉換過程中，P、N管會同時導通，產生一個窄脈沖電流，由Vdd到GND。同時，對負載電容充電也需要電流。 如圖3.25是計算動態功耗的示意圖，其平均功耗為：2021-10-2231 由此可見，動態功耗與輸入信號頻率成正比，而與器件參數無關。輸入信號的頻率ppddpLVVddddpdLdLttddptnpdtfVfCdVVVVdVVtCPdtdVCtidtVVtidtVtitPddddddd1)()()()()(1

15、20000000200202021-10-2232（2）輸入為非理想的波形 另一種動態功耗稱為交變功耗 ，它是在輸入波形為非理想波形時，反相器處于輸入波形上升沿和下降沿的瞬間，負載管和驅動管會同時導通而引起的功耗。 交變電流 的峰值，tr，tf為輸入信號的上升及下降延遲時間?？偣模?P=Ps+Pd+PA)(21maxfrddpAttIVfPmaxII2021-10-2233 第三節第三節 MOSMOS管的其它參數管的其它參數一、域值電壓Vt ： Vt是晶體管的一個重要參數。計算表明，Vt的公式為：其中： ：費米能級 q：電子電量 ：平帶電壓 ：襯底摻雜濃度 ：Si的介電常數 ：柵氧化層厚度

16、：襯底與源極間所加的偏置電壓SBFBsiOXOXFBFTVqNTVV222FFBVBNsiSBVOXT2021-10-2234 一般通過調整 、 及 來調節Vt。二、漏源截止電流 對于增強型的MOS管，VgVt時，由于PN結反向漏電流等原因造成的電流稱為截止電流，以Ioff表示。 引起漏電的原因很多，下面僅介紹形成截止電流的幾個組成部分，以N管為例：OXTBNSBV2021-10-22351、PN結反向飽和電流Io： 結， 其中：A為PN結面積， D電子擴散系數， Ln電子擴散長度， 本征載流子濃度2、耗盡層產生電流Ig： 其中：Xd為耗盡層寬度， 為少數載流子壽命。AninNLnAqDI20

17、PNADNN inndigXAqnI2n2021-10-2236尤其要注意，由于 與溫度有指數關系：無論Io還是Ig都隨溫度上升迅速增加。ktEigeTn22318109.3in N+ N+_+E，Ig2021-10-22373、場開啟漏電流： MOS管的結構是金屬氧化物半導體，在有源區我們利用此結構來做MOS管。在場區，同樣也有可能存在這種結構，從而形成寄生的晶體管。 例如：一條Al引線如果跨越了兩個相鄰的擴散區，那麼就會形成場開啟現象，產生場開啟電流。N+N+Al 寄生溝道 P-Si N+ N+SiO2Al2021-10-2238三、柵源直流輸入電阻： 對于結構完整的熱生長SiO2，厚度在

18、1500 左右時，電阻可達 以上。這樣高的輸入阻抗，使MOS電路具有很可貴的特性： （1）當一個MOS管驅動后面的MOS電路時，由于后面不取電流，所以靜態負載能力很強。 （2）由于輸入阻抗很高，使柵極漏電流很小。在室溫下，Vds為零時，柵極漏電流一般只有 左右。這樣可以將信息在輸入端的柵電容上暫存一定時間，這就為MOS動態電路創造了條件。1210oAA14102021-10-2239四、直流導通電阻 漏源電壓Vds與漏源電流Ids的比值稱為直流導通電阻Ron，即： 1、非飽和區的直流導通電阻當Vds趨于零時，dsdsonIVR2122dstgsdsdstgsdsonVVVVVVVVR線tgsV

19、onVVRds1|0線2021-10-22402、飽和區的直流導通電阻臨界飽和點：Vds=Vgs-Vt， 即在臨界飽和點的直流導通電阻為線性區Vds=0時的直流導通電阻的兩倍：22tgsdsonVVVR飽21|tgsVVVonVVRtgsds飽0|2|dstgsdsVonVVVonRR線飽2021-10-2241五、柵源擊穿電壓BVgs 對于熱生長的SiO2的臨界擊穿電場強度為 ，對于柵氧化層厚度 ，理論上允許的最大電壓為：例如：器件的W/L=4/1，L=1m， 單位柵電容 則只需0.1A的電流充電1ms的電量就足以使柵氧化層擊穿，使電路失效。cmV61085Atox1500VtEVox120

20、75Atox15002/2 . 0mPFCox )(125102 .014101101 .01236VCtIVg2021-10-2242 在芯片設計時，輸入PAD端都要首先連接一個輸入保持電路。 如圖所示即為一個簡單的輸入保護電路，當Vgs不大時，二極管不起作用。當Vgs較大時，二極管PN結發生雪崩擊穿，形成低阻通路，使Vgs下降，這種擊穿是可逆的。DSG2021-10-2243六、漏源擊穿電壓BVds 晶體管出現溝道夾斷后，工作在飽和區，其電流Ids不隨Vds發生變化，出現恒流現象，但此時Vds不能任意加大，否則會發生漏源擊穿現象。2021-10-2244 第四節 CMOS電路的閘流（Lat

21、ch-up）效應一、閘流效應的起因： 在CMOS芯片結構中， 存在一條由Vdd到Vss 的寄生的P+/N/P/N+ 的電流通路。 這PNPN通路包含了 三個PN結，形成了 交叉耦合的一對PNP和NPN的雙極型晶體管。RsRwT2T1VddVss105 .050050700500KK2012021-10-2245P-Well N+ N+ P+ P+n-siVddVssVssViVoVddWRSR2T1T壓降壓降2021-10-2246 阱內有一個縱向NPN管，阱外有一個橫向NPN管，兩個晶體管的集電極各自驅動另一個管子的基極，構成正反饋回路。 P阱中縱向NPN管的電流放大倍數約為50-幾百，P阱

22、外橫向PNP管的大約為0.5-10。PNP管發射極P+與P阱之間的距離越小則值越大。 Rw和Rs為基極寄生電阻，阱電阻Rw的典型值為1K-20K之間，襯底電阻Rs的典型值在500-700。 如果兩個晶體管的電流放大倍數和基極寄生電阻Rw、Rs值太大，則很容易在外部噪聲的作用下，觸發閘流效應。2021-10-2247二、閘流效應的控制 防止和控制閘流效應需要從生產工藝和版圖設計兩方面著手。通常所采取的措施，其目標基本都是減小寄生晶體管的電流增益和降低寄生晶體管的基射極分流電阻Rw、Rs。減小值：增加橫向PNP管的基極寬度，減小其電流放大倍數pnp。2021-10-2248采用偽收集極：如圖所示，

23、在P-阱和P+之間加一個接地的，由P-和P+組成的區域。它可以收集由橫向PNP管發射極注入進來的空穴。這就阻止了縱向NPN管的基極注入，從而有效地減少PNP管的電流放大倍數pnp。P-Well N+ N+ P+n-siVddVssVssViVoVddWRSR2T壓降壓降 P+1Tp-Vss P+2021-10-2249采用保護環保護環可以有效地降低橫向電阻和橫向電流密度。同時，由于加大了P-N-P管的基區寬度使pnp下降。P-Well N+ N+ P+n-siVddVssVssViVoVddWRSR2T壓降壓降 P+1TN+P+P+N+2021-10-2250隨著亞微米技術的應用，集成度越來越

24、多，對控制閘流效應提出了更高的要求，目前廣泛采用的是挖隔離溝的辦法解決閘流效應問題。即用氧化絕緣層的壕溝（trench）將阱與襯底隔開。使PNPN通路完全消失，這自然增加了工藝復雜度。2021-10-2251 第五節 電路設計舉例飽和E/D反相器設計示例：oVSTD2STD1iVddVssV2021-10-2252（1）電路參數：用戶提供的電路要求負載能力： 低電平值：高電平值：噪聲容限：上升時間：下降時間：總功耗：芯片面積：PFCL1.0VVOL4.0VVOH5VVVNHNL0.1nstr3nstf1mwP3cmFO/1085.8422000ms2021-10-2253（2）選定參數 ：根據

25、用戶要求及工藝水平版圖特征尺寸： 正管最小溝道長度： D管最小溝道長度： 表面遷移率： 柵氧厚度： 源、漏多晶硅方塊電阻： 口源漏區結深： 源漏區橫向擴散： 源漏區平均濃度： PN法反向漏電流密度： 電源電壓： 襯底偏壓： m2mLE42minmLLED65 . 1minminSVcmnDnE/7002ooxAt800/15Rmxj8.0mLD5 . 0)/1(10320cmN2/1 . 0mAJSVVDD5VVBS02021-10-2254（3）可控參數：根據用戶要求及一般經驗初步取襯底濃度： E管開啟電壓： D管夾斷電壓： E管襯底調制系統： D管襯底調機系數： （4）單位溝寬允許的最大電

26、流（經驗數據）允許最大直流電流： 允許最大脈沖電流：)/1(105 .1315cmNBVVTEO7.0VVTDO46.0E7 .0DmAI/1565maxmAi/50200max2021-10-2255（5）尺寸計算 輸出高電平VOH Vi=“0”時，T1截止，VDD通過T2對CL充電。達到穩態時： 輸出低電平VOL Vi=“1”時，驅動管T1線性，負載管T2飽和T1：DDOHVVOLOLTiDSVVVVI2/)(1111TiOLVVVOLTiDSVVVI)(1112021-10-2256T2：尺寸初算（ ） 總負載電容 除所要求的CL之外，還應包括驅動管漏結電容，負載管源結電容和其它寄生電容

27、。為使計算結果留有一定速度余量，取 2/2222TDSVI2!OSDSIIVVVVVTiRTOL4 .0)(21225)(2122TiOLTRVVVVLWCPFCCL15. 05 . 12021-10-2257由公式：得：?。捍肷鲜降茫?(負載管T2) （驅動管T1）)1 . 01 (19 . 0)()(21TDDDTDDDTDOXnDDrVVArthVVVCLWCt)1 . 01 (19 . 0)(21)(TDDDTDDDrTDOXnDDVVArthVVtVCCLW3210DDDTDTDVVV6/12)(DLW6605612)()(RDELWLW2021-10-2258（6）電流計算 輸出

28、低電平時的直流導通電流以可用下式計算： （T2飽和） 輸出高電平時直流導通電流為零。 充電脈沖峰值電流也可用上式計算：因為充電時由T2管充電，開始時V0較低時，T2飽和： 放電時脈沖峰值電流可用下式計算：放電時由T1管工作，V0較高時，T1工作在飽和區：AVLWCVITDDOXnDTDON496)()(22)(20202Ai496max充mAVViTEgs56. 22)(2011max放2021-10-2259（7）尺寸實算： T2負載管：流過它的峰值電流和直流電流相等。由初算尺寸：因此，取 ，可以通過 及 電流。mWD12)(AA4967806512612)(DLWuAION496Ai496max充AA4962400200122021-10-2260 T1驅動管：流過它的直流電流與負載管相同。計算其脈沖電流的大?。阂虼耍?/p>