1、(7f)16=( )2=( )10=（ ）8421bcd01111111127000100100111一、一、二、二、化簡邏輯函數化簡邏輯函數 cababbacbaf并求化簡后最簡與或式的反函數、對偶式并求化簡后最簡與或式的反函數、對偶式bacf反函數反函數bcaf)(對偶式對偶式bcaf)( 三三 圖中給出了兩個邏輯門電路，試針對下列兩種情況，分別圖中給出了兩個邏輯門電路，試針對下列兩種情況，分別討論圖討論圖2（a）（）（b）的輸出各是什么？）的輸出各是什么？（1）兩電路均為）兩電路均為cmos門門電路，電路，voh5v，vol0v；（2）兩電路均為）兩電路均為ttl門門電路，電路，voh3

2、.6v，vol0.2v, &r10011va &r 10k11vb(a)(b)圖（圖（a）所示為）所示為三態門三態門組成的組成的總線換向開關電路總線換向開關電路，其中，其中a、b為為信號輸信號輸入入端，分別送兩個頻率不同的信號；端，分別送兩個頻率不同的信號；en為換向為換向控制控制端，控制端，控制電平波形如圖（電平波形如圖（b）所示。試畫出）所示。試畫出y1、 y2的波形。的波形。 1abeng1 1 1 1y1y2g2g3g4en（b b）（a a）01aby2y1寫出下面電路的輸出邏輯函數表達式。寫出下面電路的輸出邏輯函數表達式。 tga1rvdd1bpy解：解： 當當 a0 時時 tg

3、導通導通，p0 當當 a1 時時 tg 截止截止，p1 ya bciabc1cp1dscqcpabscq六、六、如圖如圖 所示時序電路，該電路由一位半加器和一個所示時序電路，該電路由一位半加器和一個d觸發器組成，其中觸發器組成，其中s、c分別是半加器的和、進位信號的輸出端。要求：分別是半加器的和、進位信號的輸出端。要求：畫出在圖中所示輸入信號作用下，畫出在圖中所示輸入信號作用下，s、c、q的波形。（設的波形。（設q的初態為的初態為0）七七、已知某組合邏輯電路輸入、已知某組合邏輯電路輸入a、b、c和輸出和輸出l的波形如圖所示，的波形如圖所示，1）畫出真值表畫出真值表2）用中規模集成器件）用中規模

4、集成器件74ls138加適當的門電路實現函數加適當的門電路實現函數l。結果可在所給邏輯圖上直接畫出。結果可在所給邏輯圖上直接畫出。 abclc00001111b00110011a01010101l01100011a2e3 e2 e1y0y2y1y4y3y6y5y7abc+5v138l=m1+ m2+ m6+ m7= m1+ m2+ m6+ m7= m1 m2 m6 m7= y1 y2 y6 y7a1a0mi是是cba的最小項的最小項&l八、八、設計一個設計一個8421bcd碼的檢碼電路。要求當輸入碼的檢碼電路。要求當輸入8421bcd碼碼(a為高位為高位) abcd2，或，或7時，電路輸出時，

5、電路輸出l為高電平，否則為低電平。為高電平，否則為低電平。 要求：要求： 1）列出電路的真值表。）列出電路的真值表。2）求輸出）求輸出l 的最簡與或表達式。的最簡與或表達式。 3）若用與非門設計該電路，求）若用與非門設計該電路，求l的與非的與非-與非表達式。與非表達式。 1110 1101000110110010110100abcdl卡諾圖化簡得最簡與或式：卡諾圖化簡得最簡與或式：bcddbcbl九、九、設計一代碼轉換電路，將設計一代碼轉換電路，將2421 bcd碼轉換為碼轉換為8421 bcd碼。要碼。要求只寫出輸出函數求只寫出輸出函數y2的卡諾圖，最簡與或式。的卡諾圖，最簡與或式。 1 1

6、0001111 10100000010110100x3x2x1x0y212232xxxxyy3 y2 y1 y0b3 b2 b1 b0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0

7、0 0 1 1 0 0 1 0 0 0 0 1 真值表真值表邏輯表達式邏輯表達式： y y0 0b b0 0 y y1 1b b1 1bb0 0 y y2 2 )12,11,10, 9 , 4 , 3 , 2 , 1 (m )8765 , 4 , 3 , 2 , 1 (，my y3 3試用試用8 8選選1 1數據選擇器數據選擇器74hc74hc151151集成電路集成電路及及必要的必要的門門電路電路 實現實現4 4位二進制轉換為其補碼位二進制轉換為其補碼的代碼轉換電路。的代碼轉換電路。 邏輯圖邏輯圖： y y y y 1 11 1b b3 3b b2 2b b1 1b b0 01 11 1b

8、b1 1y y2 2y y1 1y y0 0y y3 3d d0 0d d1 1d d2 2d d3 3 d d4 4d d5 5d d6 6d d7 7 d d0 0d d1 1d d2 2d d3 3 d d4 4d d5 5d d6 6d d7 7 74ls15174ls1512 2s s2 2s s1 1s s0 0e e74ls15174ls1511 1s s2 2s s1 1s s0 0e e十一、十一、寫出下圖由寫出下圖由74 151實現的四變量函數實現的四變量函數 l = f (a,b,c,d) 的的邏輯表達式邏輯表達式d7yye74 151d6d5d4d3d2d1d0s2s1

9、s01100abc d0試用試用4 4位超前進位全加器位超前進位全加器ct74ls283ct74ls283器件實現器件實現兩兩個個一位一位8421bcd8421bcd碼碼十進制數的十進制數的加加法運算。法運算。 按按8421bcd8421bcd碼要求，碼要求，相加后應是相加后應是8421bcd8421bcd碼碼；而全加器相加；而全加器相加的結果是二進制數，的結果是二進制數，二者之間需要進行校正二者之間需要進行校正。 關鍵是關鍵是設計校正電路設計校正電路。解：解：n末校正相加和末校正相加和校正后相加和校正后相加和校正標校正標志志 co s3 s2 s1 s0cos3s2s1s0y090 0 0

10、0 00 1 0 0 10 0 0 0 00 1 0 0 10 01011121314150 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11111111617181 0 0 0 01 0 0 0 11 0 0 1 01 0 1 1 01 0 1 1 11 1 0 0 0111 校正校正電路電路真值表真值表校正校正前后前后相同相同校正校正前后前后相差相差6求求y y表達式表達式：所以所以 y ycococo(sco(s3 3s s

11、2 2s s3 3s s1 1) )cocos s3 3s s2 2s s3 3s s1 1 y ycococo co m(1015)m(1015)l110011110000000 0s3s2s1s00001111000 0111 10 邏輯圖邏輯圖 11co，s3s2s1s0a3 a2 a1a0b3 b2 b1b0s3 s2 s1 s0 ct74ls283cicoa3 a2 a1a0b3 b2 b1b0s3 s2 s1 s0 ct74ls283cicoyy ycocos s3 3s s2 2s s3 3s s1 1十三、十三、1、分析圖、分析圖1為幾進制計數器為幾進制計數器2、若用整體反饋清

12、、若用整體反饋清0法實現同樣功能法實現同樣功能511=55&cepcet1d0 d1 d2 d3q0q1q2q3crtcpecp&epet1q0q1q2q3crtcpecp1 0 1 0111圖圖174hct16174hct161d0 d1 d2 d311cepcetq0q1q2q3crtcpecpcepcetq0q1q2q3crtcpecp74hct16174hct161111d0 d1 d2 d3d0 d1 d2 d3若用整體反饋清若用整體反饋清0法（利用法（利用74hct390）實現）實現55進制進制& cp1 cp0q0q1q2q3 74hct390crcp1cp0q0q1q2q3 74hct390cr十四、十四、下下圖是用兩個圖是用兩個555定時器接成的延時報警器。定時器接成的延時報警器。t=0以前開關以前開關s一直閉合。一直閉合。t=0時刻開關斷開。開關斷開后，經過一定的延時時間，時刻開關斷開。開關斷開后，經過一定的延時時間，揚聲器開始發出聲音。揚聲器開始發出聲音。求：（求：（1） 555（1）、）、555（2）各接成什么）各接成什么單元電路？單元電路？ （2）畫出）畫出t=0時刻后時刻后vc1、vo1、vrd2、vo2 的波形圖的波形圖 （3）寫出延時時間的表達式（不用計算結果）寫出