1、P型半導體。()無反饋通路無負載B .存在反饋通路.接入負載北京郵電大學電子電路(802)模擬試題模擬部份:判斷題(每小題 2分，共10 分)(1 )在N型半導體中如果摻入足夠量的三價元素，可將其改型為(2) 因為N型半導體的多子是自由電子，所以它帶負電。()(3) PN結在無光照、無外加電壓時，結電流為零。()(4 )處于放大狀態的晶體管，集電極電流是多子漂移運動形成的。()(5)在正弦波振蕩電路中，若電路結構和參數已經給定，并可以穩定的產生正弦振蕩，則 其振蕩頻率是唯一的。()二：選擇填空題(每小題 2分，共20分)(1) 對于放大電路，所謂開環是指A無信號源BC .無電源D而所謂閉環是指

2、_ 。A考慮信號源內阻C.接入電源 D(2)_ 在輸入量不變的情況下，若引入反饋后 _，則說明引入的反饋是負反饋。A.輸入電阻增大B.輸出量增大C.凈輸入量增大D.凈輸入量減小(3)_ 直流負反饋是指。A.直接耦合放大電路中所引入的負反饋B.只有放大直流信號時才有的負反饋流C .在直流通路中的負反饋(4) _ 交負反饋是指。A.阻容耦合放大電路中所引入的負反饋B.只有放大交流信號時才有的負反饋C.在交流通路中的負反饋(5)_ 為了避免50Hz電網電壓的干擾進入放大器，應選用 _濾波電路。(6) 已知輸入信號的頻率為10kHz12kHz,為了防止干擾信號的混入，應選用 _ 濾波電路。(7) _

3、為了獲得輸入電壓中的低頻信號，應選用 濾波電路。A帶阻 B帶通C低通(8)理想運算放大器的兩個輸入端的輸入電流等于零，其原因是)。A同相端和反相端的-輸入電流相等而相位相反B運放的差模輸入電阻接近無窮大C運放的開環電壓放大倍數接近無窮大(9)在運算放大器電路中，引入深度負反饋的目的之一是使運放(A) 。工作在線性區，降低穩定性B工作在非線性區提高穩定性C工作在線性區，提高穩定性(10)電路中D1和D2管的作用是消除A飽和失真B.截止失真三：計算題(每小題 15分，共45分)C.交越失真RL4ki-在如圖所示的電路中，寫出Vo與Vi1、Vi2寫出當電路中的電阻oA1和A2為理想運放，電容的初始

4、和Vi3之間的關系式；R仁 R2=R3=R4=R5=R10 kf2R V3+嶺.臺電壓 vc(0)=0。Vi RV2lOkQ(1)計算盡滑動端在中點時丁管和E管的發射極靜態電流(2)計算動態參數巧和陽判斷題：(10分)(在本題下方的表格中對應題號填入1.電路的輸出僅取決于電路當前的輸入，該電路為組合邏輯電路。2由與、或、非門電路構成的邏輯電路一定是組合邏輯電路。3.TTL與非邏輯門的某輸入端懸空時，可認為輸入是邏輯“1”。4若讓TTL電路的某輸入端接低電平，可直接接地或通過任意阻值的電阻接地 5.OC門的輸出相互連接并接上拉電阻后，實現“線或”功能。二選擇填空題(20分，每空2分)(將正確答案

5、填入本題下方的表格中，可能為多選題。)1. 2如圖所示電路參數理想對稱, 云二晶體管的電流放大倍數0=知1&N2數字部分+明C表達式。6=時，輸出電壓VEE若輸入AB均為1時，輸出F= 0，否則輸出F= 1，輸入和輸出之間的邏輯關系為：()。(A )異或(B)同或(C)與非(D)或非2.在圖2-1的TTL門電路中，輸出為高電平的有()A. J = K = lB. J = OK=QK3. JK觸發器在時鐘脈沖的作用如果更使0曰則輸入 信號JK應為 Cr J Q KQn D* J = P. Kl4+因數F = (A + B + CJCA + D)(C+ D)(B + D)的眾簡或與式為: ( )

6、_ _ _ _(A)F = (A+B+C)(A + D)(C-FD) (B)F= (A + B + C)(A+D)3-3-圏-A-BD BC-D5. 已知某TTL門電路的輸出端最大灌電流負載能力為4mA ,最大拉電流負載能力為 2mA。其輸入端低電平的輸入最大電流為-1mA(流出輸入端)，輸入端高電平時的輸入最大電流為0.1mA(流入輸入端)，該門電路的扇出系數為：()(A) 40(B) 4(C)20(D) 26.十進制數58對應的等值二進制數是()(A ) (101011)2 (B) (111010)2(C) (110011)2 ( D) (100010)27用以下()電路構成模8計數器時，

7、實現脈沖分配器的譯碼電路最簡單？(A)同步計數器(B)異步計數器(C)環形計數器(D)扭環形計數器三組合邏輯分析設計(10分)邏輯電路見圖3-1，輸入變量為A B、C、D (包括反變量)，輸出端為F。要求：(1)根據邏輯圖寫出輸出 F的表達式。(2)采用卡諾圖法簡化該電路，寫出最簡與或表達式。(3)用最少的或非門實現上述邏輯函數，畫出邏輯圖。四中規模組合邏輯設計(15分)試用八選一數據選擇器實現表5-1所示的邏輯功能。數據選擇器的A2A1A0為地址輸入端,ABZ00CD01f + Q10CZ11CfDA D7為數據輸入端，要求使用A2A1A0分別接輸入信號 ABC數據選擇器的輸出邏輯函數式為：

8、y=鞏（禺4禺）+四（局耳4）+A（禺國厶）+（444）葉4）十馬冬嗎珂）十耳理時九）十2理時珂）要求完成：（1）在給出的真值表中填入輸出值（表 5-2）；（2）在圖5-1所示片腳圖上標明 DO- D7的輸入信號。表5二圖MAB C Dz0000000 100 1000 110 1000 10 10 110Olli100 0100 110 1010 111100110 11 1 1 Q1111五同步時序電路分析（10分） 圖下為一同步時序電路，（1）作為計數器時，該電路為幾進制計數器?& 5-1(2)作出狀態轉移圖。(3)能否自啟動？(4 )作為序列信號發生器時，從Q2輸出的信號序列是什么？(

9、設初始狀態為000)答案，(1)5進制(3分)(2)能自啟動(2分)(3)狀態轉移圖：(2分)六中規模時序邏輯設計(10分)74LS561為四位二進制同步加法計數器。功能表如表7-1所示(QD為高位輸出)。其中 OC為輸出高阻控制端，RCC為與時鐘同步的進位輸出，進入1111狀態后由RC端輸出負脈沖。表7-1 74LS561 功能表1:同步預世SLOADSCLRoc.4LOADACLRCPD BAQDQC QBQA1XXXXXxxxx離齟0001X01 11 1tXd.t b ad.c b ad c b a d c b00X女XX01X0IXxxxx0 0 0 00 0 0 001 11 1txxxx加法it fe請使用最少外圍邏輯器件，采用同步預置法、異步復位法分別 實現九進制計數器，在對應的圖上畫出連接線；標出控制端的并步復位參考答案模擬部份一判斷題(1)v(2)X( 3)v(4)X ( 5) V二：選擇填空題(1) B,B ( 2) D( 3) C (4) C ( 5) 帶阻 (6)帶通(7) C (8) B ( 9)C (10) C三：計算題電平、預置法（T ,_|作為預置控制信號）實現時的預置值；采 用復位法實現計