1、數字電子技術基礎課程設計 專 業： 班 級： 學 號： 姓 名： 指導教師： 二零一二年十二月二十五日程設計（論文）題目：電子鐘設計一、課程設計（論文）要求及原始數據（資料）：1） 設計并制作符合要求的電子鐘2）電子鐘由6 位七段LED顯示器顯示，其中兩位顯示“時”,二位顯示“分”， 兩位顯示“秒”; 3）計時最大值為23時59分59秒; 4）計時誤差不得超過1s; 5）具有清零、校驗時、分等控制功能；二、課程設計進度：時間設計內容備注第一、二天查找相關資料，考慮設計方案第三、四天確定設計方案，進行器件、參數選擇第五、六天連接相關線路，進行實驗分析第七、八天書寫實驗設計報告及心得第九、十天進一

2、步檢驗，確定方案可行性三、主要參考文獻（資料）：1 董儒胥，電工電子實訓，北京：高等教育出版社， 2002年2 謝克明，電子電路EDA，北京：兵器工業出版社， 2001年3 閻石，數字電子技術基礎，北京：高等教育出版社， 2006年4 陳明義，電子技術課程設計指導，中南大學出版社，2002年5 謝自美，電子線路設計、實驗、測試，北京：高等教育出版社， 2001年6 朱定華，電子電路測試與實驗，北京：清華大學出版社，2004年7 梁宗善，電子技術基礎課程設計，武漢：華中科技大學出版社，2009年8 呂思忠，數字電路實驗與課程設計，哈爾濱:哈爾濱工程大學出版社，2001年9 康華光, 電子技術基礎

3、(第五版) ，北京：高等教育出版社，2005年10 毛期儉，數字電路與邏輯設計實驗及應用，北京：北京人民郵電出版社，2005年專業班級 學生 課程設計（論文）工作起止日期 指導教師簽字 日期 教研室主任審查簽字 日期 系主任批準簽字 日期 課程設計評語課程設計成績：目 錄 1.課程設計目的52.設計指標53.總體框圖設計54.功能模塊設計64.1計數器64.2顯示器84.3校時電路84.4分頻器94.5振蕩器105.總電路圖設計116.使用元器件127.總結138.參考文獻14電子鐘設計一、課程設計目的1）掌握組合邏輯電路，時序邏輯電路及數字邏輯電路系統的設計，安裝，測試方法；2）進一步鞏固所

4、學的理論知識，提高運用所學知識分析和解決實際問題的能力；3）提高電路布局，布線及檢查和排除故障的能力；4）培養書寫綜合實驗報告的能力。 二、設計指標 1）設計并制作符合要求的電子鐘 2）電子鐘由6 位七段LED顯示器顯示，其中兩位顯示“時”,二位顯示“分”， 兩位顯示“秒”; 3）計時最大值為23時59分59秒; 4）計時誤差不得超過1s; 5）具有清零、校驗時、分等控制功能； 6）安裝自己設計的電路或仿真電路； 7）寫出設計報告。三、總體框圖設計數字電子鐘基本原理數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一

5、個校時電路，同時標準的1HZ時間信號必須做到準確穩定。一般來說，振蕩器的頻率越高，計時精度就越高，但耗電量將越大。所以，在設計電路時要根據需要而設計出最佳電路。在本設計中，采用的是精度不高的，由集成電路555與RC組成的多諧振蕩器。數字時鐘基本原理的邏輯框圖如下所示：譯碼器譯碼器譯碼器時計數器分計數器秒計數器校時電路振蕩器分頻器系統方框 圖1由上圖可以看出，振蕩器產生的信號經過分頻器作為產生秒脈沖，秒脈沖送入計數器，計數結果經過“時”、“分”、“秒”，譯碼器，顯示器顯示時間。其中振蕩器和分頻器組成標準秒脈沖信號發生器，由不同進制的計數器，譯碼器和顯示電路組成計時系統。秒信號送入計數器進行計數，

6、把累計的結果以“時”，“分”、“秒”的數字顯示出來。“時”顯示由二十四進制計數器，譯碼器，顯示器構成；“分”、“秒”顯示分別由六十進制的計數器，譯碼器，顯示器構成；校時電路實現對時，分的校準。 四、功能模塊設計數字電子鐘單元電路設計、參數計算和器件選擇4.1計數器秒脈沖信號經過6級計數器，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時。“秒”“分”計數器為六十進制，小時為二十四進。（1）六十進制計數器秒計數器的電路一般都是由一級十進制計數器和一級六進制計數器組成。下圖所示是用兩塊中規模集成電路74LS161按反饋置零法串接而成。秒計數器的十位和個位，輸出脈沖除用作自身清零

7、外，同時還作為“分”計數器的輸入信號。分計數器電路與秒計數器相同。&74LS161Q4 Q3 Q2 Q174LS161Q4 Q3 Q2 Q1CP至分計數器CP端 圖2&74LS161&74LS161Q4 Q3 Q2 Q1Q4 Q3 Q2 Q1CP分計數器進位信號至周計數器CP端（2）二十四進制計數。下圖所示為二十四進制小時計數器，是用兩片74LS161組成的。圖34.2顯示器本系統用七段發光二極管來顯示譯碼器輸出的數字，顯示器采用共陰極顯示器。74LS48譯碼器對應的顯示器是共陰計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出

8、邏輯和一定的電流，選用74LS48作為顯示譯碼電路，選用LED七段數碼管作為顯示單元電路。BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48abfcgdeDPYLEDgn1234567abcdefgDPY_7-SEG圖44.3校時電路當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態即可。本次課程設計的校準電路實質上是一個由R-S觸發器組成的單脈沖發生器，如圖所示。從圖中可知，未按按鈕SB時，與

9、非門G2的一個輸入端接地，基本R-S觸發器處于1狀態，即Q=1,=0。這時數字鐘正常工作，分脈沖能進入分計數器，時脈沖也能進入時計數器。按下SB時，與非門G1的一個輸入端接地，于是基本R-S觸發器翻轉為0狀態，Q=0, =1。若所按的是校分的按鈕SB1，則秒脈沖可以直接進入分計數器而分脈沖被阻止進入，因而能較快地校準分計數器的計數值。若所按的是校時的按鈕SB2，則秒脈沖可以直接進入時計數器而時脈沖被封鎖，于是就能較快地對時計數器值進行校準。校準后，將校正按鈕釋放，使其恢復原位，數字鐘繼續進行正常的計時工作。圖54.4分頻器分頻器的功能主要有兩個：一個是產生標準秒脈沖信號；二是提供功能擴展電路所

10、需要的信號，如仿電臺報時用的1000Hz的高音頻信號和500Hz的低音頻信號等。本設計中，由于振蕩器產生的信號頻率太高，要得到標準的秒信號，就需要對所得的信號進行分頻。這里所采用的分頻電路是由3個總規模計數器74LS90來構成的3級1/10分頻。其電路圖如下圖6所示:從圖6可以看出，由振蕩器的1000Hz高頻信號從U1的14端輸入，經過3片74LS90的三級1/10分頻，就能從U3的11端輸出得到標準的秒脈沖信號。4.5振蕩器秒發生電路振蕩器是計時器的核心，振蕩器的穩定度和頻率的精確度決定了計時器的準確度。一般來說，振蕩器的頻率越高，計時精度就越高，但耗電量將越大。所以，在設計電路時要根據需要

11、而設計出最佳電路。在本設計中，采用的是精度不高的，由集成電路555與RC組成的多諧振蕩器。其具體電路如下圖7所示；vc圖7接通電源后，電容C1被充電，vC上升，當vC上升到大于2/3VCC時，觸發器被復位，放電管T導通，此時v0為低電平，電容C1通過R2和T放電，使vC下降。當vC下降到小于1/3VCC時，觸發器被置位，v0翻轉為高電平。電容器C1放電結束,所需的時間為： 當C1放電結束時，T截止，VCC將通過R1、R2向電容器C1充電，vC由1/3VCC上升到2/3VCC所需的時為：當vC上升到2/3VCC時，觸發器又被復位發生翻轉，如此周而復始，在輸出端就得到一個周期性的方波，其頻率為 。

12、 本設計中，由電路圖和f的公式可以算出，微調R3=60k左右，其輸出的頻率為f=1000Hz.五、總電路圖設計一個基本的數字鐘電路系統主要有秒信號發生器、“周、時、分、秒、”計數器、譯碼器及顯示器、電路組成。秒信號產生器是整個系統的時基信號，它直接決定計時系統的精度，一般用石英晶體振蕩器加分頻器來實現組成一個輸出1秒的標準秒脈沖,將標準秒信號送入“秒計數器” 。“秒計數器”采用60進制計數器，是由2片74LS161和1片74LS00采用異步置0法連接而成,第一片的74LS161的十進制輸出經74LS00反向后接第二片的CP,當第1片的計數到9時,C輸出高電平,此時第2片計數器CP=0,當下一個

13、秒脈沖到達時第1片變為0,第2片變為CP脈沖成為上升沿,第2片計數器計數為1。這樣一直計數下去當計數到50以后,第2片計數器的LD接第2片的計數器輸出接了74LS00的Q0和Q2對應的反向輸出此時為LD=0,下一個脈沖到達第1片時，第1片計數從0開始計數，當第1片計為9時，第2片計數變為0；因為下一秒第1片將給第2片了一個CP脈沖，第2片的計數器輸出接了74LS00的Q0和Q2對應的輸出,并且第1片給第2片一因此在變為6的瞬間置零,也變為0,達到了計60的目的,這時從第2片中引出一個分脈沖作為分計數器的輸入CP脈沖。“分計數器”也采用60進制計數器，每累計60分鐘，發出一個“時脈沖”信號，此計

14、數原理與秒計數器完全相同。從分計數器輸出的該信號將被送到“時計數器”。“時計數器”采用24進制計時器，也是有2片74LS161和1片74LS00采用清零法連接而成。24進制計數器開始計數時第一片的74LS161的十進制輸出接第二片的CP,當第1片的計數到9時,十進制輸出高電平,此時第2片計數器開始計數,當下一個秒脈沖到達時第1片變為0,第2片變為1,這樣一直計數下去但當計到23時,下一脈沖到達時由于時計數器的第1片的Q2和第2片的Q1接74LS00,對應的輸出同時接了兩片的R置零端,在要變成24的瞬間兩片都變為0,實現對一天24小時的累計，這時從第二片中引出一個周脈沖作為周計數器的輸入CP脈沖

15、。六、使用元器件1）cc40192（6片）2）74LS00（6片）3）74LS161（2片）4）共陰七段顯示器（6片）5）電阻、電容、導線等（若干）6）74LS48（6片）7）555集成芯片（1片）8）74LS90（3片）七、總結通過本次設計，使我對已學過的電路、數電、模電等電子技術的知識有了更深一步的了解，鍛煉和培養了自己利用已學知識來分析和解決實際問題的能力。對自己以后的學習和工作有很大的幫助。剛開始做這個設計的時候自己什么都不知道怎么下手，腦子里比較浮躁和零亂。但通過一段時間的努力，通過重溫數電、模電等電子技術的書籍，還有通過查看相關的設計技術以及一些參考文獻，再加之在老師的指導和周圍同

16、學的幫助下，使我對自己的本設計有了熟練的掌握。在整個的設計過程中我充滿了激情和用心。用自己的雙手和滿腔的熱情來完成各個環節，不斷的在圖書管查看相關資料和期刊文獻，在網上也收收獲了很多新鮮的東西。這次設計更讓我熟悉了一些常用集成邏輯電路和其相應芯片的使用。雖然，在本設計中所用的方案不是最好的，但我想其中的原理是最基本的。雖然其中可能出現的誤差會較大些，但是是最經濟的和實用的，我想在下一段時間里，我會將實物在一個PLC板實現出來，當然也有可能做成一個成型的數字時鐘。最后，我要衷心的感謝耿老師給了我一次實踐的機會，讓我更加深刻地了解和認識到了自己的優點和不足，通過這個課程設計我發現了我好多知識都不熟悉甚至有的東西我根本就不知道，所以要學習的東西還有很多很多。因此使我更堅定了在以后的學習中要夯實基礎，闊廣知識面。八參考文獻1 董儒胥，電工電子實訓，北京：高等教育出版社， 2002年2 謝克明，電子電路EDA，北京：兵器工業出版社， 2001年3 閻石，數字電子技術基礎，北京：高等教