1、揚州大學能源與動力工程學院本科生課程設計題 目： 數字電子鐘設計 課 程： 數字電子技術基礎 專 業： 測控技術與儀器 班 級： 測控0802 學 號： 姓 名： 指導教師： 完成日期： 2010.6.25 總 目 錄第一部分：任務書 第二部分：課程設計報告第 一 部 分任務書數字電子技術基礎課程設計任務書一、課程設計的目的 本課程是在學完數字電子技術基礎、數字電子技術實驗之后，集中一周時間，進行的復雜程度較高、綜合性較強的設計課題的實踐環節，通過該教學環節，要求達到以下目的： 1. 使學生進一步掌握數字電子技術的理論知識，培養學生工程設計能力和綜合分析問題、解決問題的能力； 2. 使學生基本

2、掌握常用電子電路的一般設計方法，提高電子電路的設計和實驗能力； 3. 熟悉并學會選用電子元器件，為以后從事生產和科研工作打下一定的基礎。二、課程設計的要求1. 設計時要綜合考慮實用、經濟并滿足性能指標要求；2. 必須獨立完成設計課題； 3. 合理選用元器件； 4. 按時完成設計任務并提交設計報告。 三、課程設計進度安排1、方案設計；(半天)根據設計任務書給定的技術指導和條件，進行調查研究、查閱參考文獻，進行反復比較和可行性論證，確定出方案電路，畫出主要單元電路，數據通道，輸入、輸出及重要控制信號概貌的框圖。2、 電路設計：(一天)根據方案設計框圖，并畫出詳細的邏輯圖。3、 裝配圖設計：(半天)

3、根據給定的元器件，結合邏輯圖，設計出電路制作的具體裝配圖(即繪出組件數量，管腳號以及器件布置的實際位置)。同時配以必要的文字說明。4、 電路制作：(一天)對選定的設計，按裝配圖進行裝配，調試實驗。5、 總結鑒定：(一天)考核樣機是否全面達到現定的技術指標，能否長期可靠地工作，并寫出設計總結報告。四、設計題目及內容題目：數字時鐘電路內容： 1、具有正常的時、分、秒計時顯示功能； 2、能進行手動校時、校分； 3、能進行整點報時； 4、設計所需的脈沖電路； 5、具有開機清零功能。五、設計要求1、用中小型規模集成電路設計出所要求的電路；2、 在實驗箱上安裝、調試出所設計的電路。3、 寫出設計、調試、總

4、結報告。六、使用儀器設備1、 實驗電路箱；2、 下載線3、 pc機（裝有max+plusii軟件）；4、 數碼管 第 二 部 分課程設計報告目 錄1 設計任務及要求. （1）2 系統總體設計方案. （1）2.1 總體設計方案. （1）2.2 方案特點 . （1）3 可編程邏輯器件概述. （1） 3.1 可編程邏輯器件基本原理. . （1） 3.2 cpld器件 epm7128簡介. . （1）3.3 可編程器件開發方法. . . （2）4 六十進制“秒”計數器設計. （2） 4.1模塊符號及說明. . . . (2） 4.2 原理圖（vhdl程序）介紹. . . . .（2）4.3 功能仿真.

5、 （3）5 六十進制“分”計數器設計. （3） 5.1模塊符號及說明. . （3） 5.2 原理圖（vhdl程序）介紹. .（3）5.3 功能仿真. . . （4）6 二十四進制計數器設計.（4） 6.1模塊符號及說明. .（4） 6.2 原理圖（vhdl程序）介紹. .（4）6.3 功能仿真. . . （5）7 功能選擇模塊設計.（5） 7.1模塊符號及說明. . （5） 7.2 原理圖（vhdl程序）介紹. .（5）7.3 功能仿真. （6）8校分校時電路設計.（6） 8.1模塊符號及說明. . （6） 8.2 原理圖（vhdl程序）介紹. .（6）8.3 功能仿真. .（7）9整點報時電

6、路設計. （7） 9.1模塊符號及說明. . （7） 9.2 原理圖（vhdl程序）介紹. . .（7）9.3 功能仿真. . .（8）10系統整體電路設計.（8） 10.1模塊符號及說明. . . （8） 10.2 原理圖（vhdl程序）介紹. . .（8）10.3 功能仿真. . . （9）11系統硬件電路實現. （9） 11.1電路搭接. . .（9） 11.2 編程下載. （10）11.3 功能測試. . .（14）12 改進意見及收獲體會.（14）13 器件明細清單.（15） 參考文獻. （15）1 設計任務及要求同上任務書中的內容。2 系統總體設計方案2.1 總體設計方案數碼管數碼

7、管數碼管數碼管數碼管數碼管譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器秒分時整點報時校分校時開機清零圖1.系統總體設計方案2.2 方案特點具有正常的時、分、秒計時顯示功能；能進行手動校時、校分；有所需的脈沖電路；具有開機清零功能；能進行整點報時，在五十九分、五十一秒開始響，響一秒停一秒，且前四聲聲音較小（500hz），最后一聲最響（1000hz）。3 可編程邏輯器件概述3.1可編程邏輯器件基本原理紫外線擦除、電編程的eprom，電擦除、電編程的e2prom和快閃存儲單元都采用了浮柵編程技術。eprom的存儲單元采用浮柵雪崩注入mos管(famos管)或疊柵注入mos管(simos管)。圖1.3是浮柵雪

8、崩注入mos管示意圖，它是一個p溝道增強型mos管，但柵極完全被sio2隔離，處于浮置狀態，因此稱“浮置柵”。浮柵上原本不帶電，因此漏源之間沒有導電溝道，浮柵管完全呈截止狀態。當漏源之間加上很高的負電壓(通常為-45 v左右)時，則可使漏極與襯底之間的pn結發生雪崩擊穿，耗盡區內的電子在強電場作用下以高速從漏極的p+區向外射出，使部分電子穿過sio2層到達浮柵，形成浮柵存儲電荷。3.2 cpld器件 epm7128簡介 epm7128 cpld實驗開發板采用了altera公司的epm7128slc84-15作為目標cpld。altera公司的epm7128s是基于第二代max體 系的高性能cp

9、ld。實驗板所用的epm7128s采用plcc84腳封裝，內部集成有128宏單元、8個邏輯陣列和1 2500個門電路。epm7128slc84-15（嵌入在plcc84芯片插座中，可用啟拔器拔出），可兼容epm7064slc84、epm7096slc84、 epm7160slc84。epm7128 cpld實驗開發板上有四位led數碼管、發光二極管、按鍵、可變時鐘脈沖信號源、揚聲器等基本的輸入輸出模塊。可改變頻率的信號發生器(提供頻率最高32.768khz，最低1hz的頻率，并且可以用軟件中d觸發器分頻，可以產生幾千種的頻率)和提供12m率的 脈沖電路。epm7128 cpld實驗開發板可進行

10、基本數字邏輯電路、數字測量自動控制及樂曲自動演奏等實驗。3.3可編程器件開發方法可編程模擬器件開發的主要步驟依次為：（1）電路表達，即根據設計任務，結合所選用的可編程模擬器件的資源、結構特點，初步確定設計方案；（2）分解與綜 合，即對各功能模塊進行細化，并利用開發工具輸入或調用宏函數自動生成電原理圖；（3）布局布線，即確定各電路要素與器件資源之間的對應關系以及器件內部 的信號連接等。可自動或手動完成；（4）設計驗證，即對設計進行仿真（根據器件模型和輸入信號等，計算并顯示電路響應），以初步確定當前設計是否滿足功能 和指標要求。如果不滿足，應返回上一步驟進行修改；（5）由開發工具自動生成當前設計的

11、編程數據和文件；（6）器件編程，即將編程數據寫入器件內部的配置 數據存儲順。一般通過在線配置方式完成，也可利用通用編程器脫機編程；（7）電路實測，即利用儀器對配置后的器件及電路進行實際測試，詳細驗證其各項功能 和指標。如果發現問題，還需返回前有關步驟加以修改和完善。4 六十進制“秒”計數器設計 4.1模塊符號及說明 十進制計數器（74160），用于進制為十的計數。4.2原理圖（vhdl程序）介紹 2 圖2.六十進制秒的電路圖以clk作為脈沖輸入端，ep、et始終置為高電平，秒的個位是十進制，可以直接用進位輸出端作為十位的輸入脈沖，秒的十位用同步置零法設計，當輸入第五個脈沖時，將輸出預置為零，當

12、第六個脈沖到達時，將輸出置零。4.3功能仿真待程序設計好后，調試出輸入輸出波形，觀察波形即可。5 六十進制“分”計數器設計 5.1模塊符號及說明 十進制計數器（74160），用于進制為十的計數。5.2 原理圖（vhdl程序）介紹 3 圖3.六十進制分的電路以clk作為脈沖輸入端，ep、et始終置為高電平，分的個位是十進制，可以直接用進位輸出端作為十位的輸入脈沖，分的十位用同步置零法設計，當輸入第五個脈沖時，將輸出預置為零，當第六個脈沖到達時，將輸出置零。5.3 功能仿真待程序設計好后，調試出輸入輸出波形，觀察波形即可。6 二十四進制計數器設計 6.1模塊符號及說明 十進制計數器（74160），

13、用于進制為十的計數。6.2 原理圖（vhdl程序）介紹 4圖4.二十四進制時的電路以clk作為脈沖輸入端，ep、et始終置為高電平，時的個位是十進制，可以直接用進位輸出端作為十位的輸入脈沖，時的十位是二十四進制，采用異步置零的方法，當時的第二十四個脈沖到達時將個位和十位同時置零。6.3 功能仿真待程序設計好后，調試出輸入輸出波形，觀察波形即可。7 功能選擇模塊設計 7.1模塊符號及說明 無模塊。 7.2 原理圖（vhdl程序）介紹5圖5.開機清零的電路開機清零是在開機時，向輸入端置入低電平，以使清零端為低電平，從而達到開機清零的目的。7.3 功能仿真待程序設計好后，調試出輸入輸出波形，觀察波形

14、即可。8校分校時電路設計 8.1模塊符號及說明 無模塊。 8.2 原理圖（vhdl程序）介紹圖6.手動校時的電路 6圖7.手動校分的電路 手動校時、校分，是用手動的方法向時和分的輸入端輸入脈沖，使之計數。8.3 功能仿真下載仿真，且接好線后，進行手動校時、校分，看是否可行。9整點報時電路設計 9.1模塊符號及說明 d觸發器（7474），用于分頻；四選一數據選擇器（74153），用于選擇報時時的聲音頻率。 9.2 原理圖（vhdl程序）介紹 7圖8.整點報時的電路 用d觸發器對輸入的1khz進行分頻，分為500hz和1khz，并將它們作為數據選擇器的輸入c0、c1,當五十九分、五十一、二、三、七

15、秒的時候，用與門將數據選擇器的地址輸入端置為00，輸出c0（500hz），到五十九秒的時候，將地址輸入端置為01，輸出c1(1khz)。9.3 功能仿真下載仿真，且接好線后，進行手動校時、校分，看是否可行。10系統整體電路設計 10.1模塊符號及說明 十進制計數器（74160），用于時、分、秒的六十和二十四進制計數；d觸發器（7474），用于分頻；四選一數據選擇器（74153），用于選擇報時時的聲音頻率；譯碼器（7448），用于將數字譯為可以用數碼管顯示的信號。 10.2 原理圖（vhdl程序）介紹 8圖9.系統的整體電路同上面分步介紹。10.3 功能仿真下載仿真，且接好線后，進行手動校時、校

16、分，看是否可行。11系統硬件電路實現 11.1電路搭接 9圖10.電路接線注：數碼管的時、分、秒是倒過來看的。 11.2 編程下載 1011 12上圖，皆是設計好的引腳。 1311.3 功能測試圖11.在經過23時59分59秒后的歸零先看開機清零，再用手動校時、校分的方法，將其調為二十三時，五十九分，五十秒，看其報時、進位是否正確。注：數碼管的時、分、秒是倒過來看的。12 改進意見及收獲體會意見：時間安排得充裕些，不要那么緊。體會：這次的課程設計，我做的是數字電子鐘。在確定項目的當天晚上我便接好了我會的電路部分，在第一天經老師的指導，完善了電路。調試了一下波形，感覺還蠻正確的。可是第二天，設計好引腳，接好線，下載完成后，調試卻出現了問題。就如上面的圖，時不能正常的清零，時和分，分和秒之間不能正常的進位。檢查電路，卻查不出問題，變得很煩躁。后來在老師的幫助下，才完成了設計。這次的課