1、.word格式， EDA技術(shù)課程大作業(yè) 設(shè)計題目:汽車尾燈控制器的設(shè)計 學生姓名： 學號： 專業(yè)班級： 1.2.2系統(tǒng)組成及原理圖 汽車尾燈控制器就是一個狀態(tài)機的實例。當汽車正常行駛時所有指示燈都不亮；當汽 車向右轉(zhuǎn)彎時，汽車右側(cè)的指示燈RD1亮；當汽車向左側(cè)轉(zhuǎn)彎時，汽車 左側(cè)的指示燈LD1 亮；當汽車剎車時，汽車右側(cè)的指示燈RD2和汽車左側(cè)的指示 燈LD2同時亮；當汽車在夜 間行駛時，汽車右側(cè)的指示燈RD3和汽車左側(cè)的指示 燈LD3同時一直亮。通過設(shè)置系統(tǒng)的 輸入信號：系統(tǒng)時鐘信號CLK汽車左轉(zhuǎn)彎 控制信號LEFT汽車右轉(zhuǎn)彎控制信號RIGHT剎 車信號BRAKE夜間行駛信號NIGHT和系統(tǒng)的

2、輸出信號：汽車左側(cè)3盞指示燈LD1、LD2 LD3和汽車右側(cè)3盞指 RD1 RD2 RD3實現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計原理如圖1所示 圖1系統(tǒng)的整體組裝設(shè)計原理 2 方案實施 汽車尾燈控制器有4個模塊組成，分別為：時鐘分頻模塊、汽車尾燈主控模 塊，左邊 燈控制模塊和右邊燈控制模塊，以下介紹各模塊的詳細設(shè)計 2.1時鐘分頻模塊 整個時鐘分頻模塊的工作框圖如圖2所示 SZ CLKCP inst 3 圖2時鐘分頻模塊工作框圖 時鐘分頻模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL代碼: ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECT

3、OR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF CLKEVENT AND CLK = *1 THEN COUNT = COUNT + 1; END IF; END PROCESS; CPLPLP=,0,;RP=,1,;LRLPv=T;RPv=O;LRv-0； WHEN OTHERS=LP=,0,;RP=,0,;LR=1 END CASE; END PROCESS; END ART; 2.3左邊燈控制模塊 左邊燈控制模塊的工作框圖如圖4所示。 圖4左邊燈控制模塊的工作框圖 左邊燈控制模塊由VHDL程序來實現(xiàn)，下面是其中的一段VHDL弋碼: ARCHITEC

4、TURE ART OF LC IS BEGIN LEDBv=BRAKE; LEDN=NIGHT; PROCESS(CLK,LP 丄 R) BEGIN IF CLKEVENT AND CLK = *1 THEN IF(LR =O)THEN IF(LP = O)THEN LEDLv-0： ELSE LEDLv二T; END IF; ELSE LEDL =V; 專業(yè)專注 .word格式, END IF; END IF; END PROCESS; END ART; 2.4右邊燈控制模塊 右邊燈控制模塊的工作框圖如圖5所示 圖5右邊燈控制模塊的工作框圖 右邊燈控制模塊由VHDL程序來實現(xiàn)，下面是其中的一

5、段VHDL代碼: ARCHITECTURE ART OF RC IS BEGIN LEDBv=BRAKE; LEDN=NIGHT; PROCESS(CLK,RP, LR) BEGIN IF CLKEVENT AND CLK = *1 THEN IF(LR = O)THEN IF(RP = O)THEN LEDR v=O; ELSE LEDR v=T; END IF; ELSE LEDR LDB aLEDM 右邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖9所示。 c ILK 朗幗 圖9右邊燈控制模塊時序仿真圖 對時序仿真圖進行分析：RP,LR,NIGHT,BRAKE為輸入信號，LR為1表示左

6、轉(zhuǎn)，RP為1表示右轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。 LEDR,LEDB,LED為輸出信號，表示汽車右側(cè)的三盞燈。如圖所示：當RP為1時， LEDR輸出為1表示右側(cè)燈亮，當BRAKE為1時，LEDB輸出為1表示右側(cè)燈亮，當 NIGHT為1時，LEDN俞出為1表示右側(cè)燈亮。當LR為1時，右側(cè)三盞燈輸出均為0。即 沒有燈亮。 3.5整個系統(tǒng)仿真及分析 按圖1組裝系統(tǒng)后的仿真圖如圖10所示 OuOns NmrValu4 100 Ons 2000ns300 Ow LPLPv=O;RPv=T;LRv-0； WHEN ,10M =LPv=T;RPv=O;LRv=O; WHEN OTH

7、ERS=LP=,0,;RP=V;LR=,1 END CASE; END PROCESS; END ART; 4.1.2時鐘分頻模塊 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SZ IS PORT(CLK:IN STD_LOGIC; CP:OUT STD_LOGIC); END; ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF C

8、LKEVENT AND CLK = *1 THEN COUNT = COUNT+ 1; END IF; END PROCESS; CP= COUNT(3); END ART; 4.1.3右邊燈控制模塊 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY RC IS PORT(CLK,RP,LR,BRAKE,NIGHTJN STD_LOGIC; LEDR,LEDB,LEDN: OUT STD_LOGIC); END; ARCHITECTURE ART OF RC IS BEGIN LEDB=BRAKE; LEDN=NIGHT; PROCESS(CL

9、K,RP 丄 R) BEGIN IF CLKEVENT AND CLK = T THEN IF(LR = O)THEN IF(RP = O)THEN LEDR v=O; ELSE LEDR v=T; END IF; ELSE LEDR =,0,; END IF; END IF; END PROCESS; END ART; 4.1.4左邊燈控制模塊 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LC IS 專業(yè)專注 .word格式, PORT(CLK,LP, LR,BRAKE,NIGHTJN STD_LOGIC; LEDL,LEDB,LEDN: OUT STD_LOGIC); END; ARCHITECTURE ART OF LC IS BEGIN LEDB=BRAKE; LEDN=NIGHT; PROCESS(CLK,LP 丄 R) BEGIN I