1、 基于 V log 的分頻器設計 作者: 日期: 分頻器是指使輸出信號頻率為輸入信號頻率整數分之一的電子電路。在許多 電子設備中如電子鐘、 頻率合成器等， 需要各種不同頻率的信號協同工作， 常用 的方法是以穩定度高的晶體振蕩器為主振源 , 通過變換得到所需要的各種頻率成 分,分頻器是一種主要變換手段。 早期的分頻器多為正弦分頻器 , 隨著數字集成電 路的發展,脈沖分頻器（又稱數字分頻器 ）逐漸取代了正弦分頻器。下面以 Vri g HD 語言為基礎介紹占空比為 50%的分頻器。 偶分頻 偶分頻比較簡單 ,假設為 N分頻,只需計數到 N/-, 然后時鐘翻轉、計數清 零, 如此循環就可以得到 N（偶

2、）分頻。代碼如下。 oue fp_ vn（cl ot,clk_in,rs ） ； out clk_ u； n ut clk i ; input s; eg 1: cn； g lk_ou ; paameer =6; always （poe e c kin or n ge e rst） egin i （!rs ） bgin cn = 0; ck ut 0; end else b in f （cnt= N21） begin ck ut !clk_ ； c t= ; end else nt cnt + 1 ； ed end od le 可以通過改變參量 N的值和計數變量 cnt 的位寬實現任意偶分頻

3、偶分頻（N6）的 RTL原理圖： 偶分頻（ N 6）的行為仿真結果： 2 奇分頻 實現奇數（ N）分頻, 分別用上升沿計數到（） , 再計數到 N-1; 用下降沿計數到（ N-1）/2 ，再計數到 N-1，得到兩個波形 , 然后把它們相或即可 得到 N 分頻。代碼如下： module fp_odd （clk_out ， _, lk n,clk_i ,rst）; otpu clk ot ； outpu clk p, lk_n ； i ut c k n,rs ; r g 2: cnt_p ，cnt_ ; r g clk p， kn; par eter N=5; al ays （ os dge lk

4、_in r ge e rs ） egi if（! st ）nt_p = 0; =0; ; l （ ct_p= -1）cnt el e cnt_ c t p + end lway （ osedg clk_in o g dge rs） bgin i （!rst ） cl _p = 0; els f（ p=（N- ）/2 ） clk_p !clk_p; se f（cn _p=N-1） k_ = ! lk_ ； end alwa s （ne eg cl _in o n gedge rst） egin i （!rst）cnt n = 0; els i （cnt_ = ）c t_n = else c _

5、= cn _n + end always （negedg cl _in r n gede rs ） begin if（!r ） cl _n = ; ee f （cnt n=（N-1 ） /2） lk_ = ！ clk n; e se if（c t n=N-1） clk = !clk_ ; end si n cl _ut = c k_p | cl _； enm ul RL Schemti : Simula e ehavoa odel: 同理,可以通過改變參量 N的值和計數變量 cnt_p 和 ctn的位寬實現任 意奇分頻 任意占空比的任意分頻 在 verilog 程序設計中 , 我們往往要對一個

6、頻率進行任意分頻 , 而且占空比 也有一定的要求這樣的話， 對于程序有一定的要求， 現在在前面兩個實驗的基礎 上做一個簡單的總結，實現對一個頻率的任意占空比的任意分頻。 比如 : FPGA系統時鐘是 5 ，而我們要產生的頻率是 8Hz，那 么，我們需要對系統時鐘進行分頻。很容易想到用計數的方式來分 頻:50000000/880 568。顯然這個數字不是的整冪次方 , 那么我們可 以設定一個參數，讓它到 8 的時候重新計數就可以實現了。程序如下： mdule div（cl , lk div）; in ut clk; outp t clk div; r g 5： 0 coun e; awa （ o

7、sedge clk） if（ oer=5817） coner = 0; ese co te = ot r+1; assign clk_d v coun r ; endmodule 分頻的應用很廣泛 , 一般的做法是先用高頻時鐘計數，然后使用計數器的某 一位輸出作為工作時鐘進行其他的邏輯設計，上面的程序就是一個體現。 下面我們來算一下它的占空比：我們清楚地知道，這個輸出波形在cont r 為到 3277的時候為低，在2768到 56817的時候為高,占空比為 40%多 一些，如果我們需要占空比為 50%,那么我們需要再設定一個參數，使它為 681 的一半，使達到它的時候波形翻轉，就可以實現結果了

8、。程序如下： modl d v（clk ， ck_dv）; input lk; o pu clk dv; g 14: cou ter; al ays （psedge clk） i （counter=2840 ） ounter = 0 ； els cou ter = couter+1; re clk_div; alw s （pos dg clk） if（ ount r=2840 ） cl _dv = clk_d v； endmodule 繼續讓我們來看如何實現任意占空比，比如還是由 50 分頻產生 80Hz， 而分頻得到的信號的占空比為 30%。 183%=1045 odule i （c k， ese ,cl di ,cutr）; inpu c , eet; outp t lk_div; otp t 15:0 cou ter; r g 15:0 cou ter; reg c k_d ; awa （posege cl ） i （! eet） ount = ; else if（ outer = 81） ount r = 0； ese c n er co nter+1; al ay （p sdge cl ） f（ ！ est ） cl div = ； lse （ ouner 75） c div = 1; e s lk dv = 0; e