1、 摘 要摘要： 隨著信息科技的發展，波形發生器在科技社會等多個領域發揮著越來越重要作用。信號發生器一般指自動產生正弦波、方波、三角波等電壓波形的電路或者儀器。傳統信號發生器大多由模擬電路構成，存在連線復雜、調試繁瑣且可靠性較差等缺點。本次設計課題為應用vhdl語言及max+plusii軟件提供的原理圖輸入設計功能，組合電子線路的設計加以完成一個任意波形信號發生器它具有結構緊湊，性能穩定，設計結構靈活，方便進行多功能組成的特點，經濟實用，成本低廉。可產生正弦波、方波、三角波和鋸齒波等多種波形信號，并可使用示波器觀察波形。實現了系統信號實時快速測量，也為其廣泛應用于實際領域創造了條件。關鍵詞：信號

2、發生器 vhdl max+plusii 示波器 目 錄緒 論3第一章 系統設計41任意波形信號發生器的概述：42設計的意義4第二章 系統設計方案51系統框圖52系統電路圖53基本工作原理6第三章單元電路模塊源程序及功能71分頻模塊72頻率選擇模塊83波形選擇模塊94.輸出波形選擇模塊115.幅度控制模塊136.da轉化模塊：147系統總的仿真14第四章 實驗結果及硬件驗證15實驗心得18致謝詞19參考文獻20 緒 論隨著電子技術的發展，產品的技術含量越來越高，是得芯片的復雜程度越來越高，人們對數萬門乃至數百萬門設計的需求也越來越多，特別是專門集成電路（asic）設計技術的日趨進步和完善，推動了

3、數字系統設計的迅速發展。僅靠原理圖輸入方式已不能滿足要求，采用硬件設計描述語言vhdl的設計方式應運而生,解決了傳統用電路原理圖設計大系統工程時的諸多不便，成為電路設計人員的最得力助手。設計工作從行為、功能級開始，并向著設計的高層次發展。信號發生器是數字設備運行工作中必不可少的一部分，沒有良好的信號發生器，最終會導致系統不能正常工作，更不必談什么實現其它功能了。不論是處于開發還是故障檢修階段，輸出標準且性能優越的信號發生器總是能夠帶來工作效率的大幅提升。新產品有一個標準的信號源，損壞的系統得到正確校驗，不會被一些故障所蒙蔽。在傳統的信號發生器中，大都使用分立元件，而且體積龐大攜帶不便，且大部分

4、只能輸出一種波習。在設計領域，不管采用什么技術生產，生產的產品用在哪里，其產品設計的宗旨都是離不開以下幾點：實用性高、成本低、可升級、功能完善、可擴展等。使用專門的數字電路設計的信號發生器，設備成本高、使用復雜。基于以上考慮，在中小型數字電路的設計和測試中，迫切需要設計一種小型易用成本低廉的信號發生器。此課題的設計以小型經濟、集成度高、性能穩定、方便使用為知道，在功能上力求完善實用，同時兼顧商業價值與應用價值的體現。 第一章 系統設計1任意波形信號發生器的概述： 隨著信息科技的發展，波形發生器在科技社會等多個領域發揮著越來越重要作用。采用eda技術利用max+plusii軟件平臺,設計的多功能

5、波形發生器系統,大大簡化其結構,降低成本,提高了系統的可靠性和靈活性。設計中運用計數器，數據選擇器，對所需的頻率進行選擇和同步。使用宏功能模塊存儲波形。然后多波形進行幅度的選擇。產生滿足需要的不用頻率和幅度的波形。2設計的意義 信號發生器又稱信號源或振蕩器，在生產實踐和科技領域中有著廣泛地應用。凡是產生測試信號的儀器，統稱為信號源，也稱為信號發生器，它用于產生被測電路所需特定參數的電測試信號。信號源主要給被測電路提供所需要的已知信號（各種波形），然后用其它儀表測量參數。可見，信號源在電子實驗和測試處理中，并不測量任何參數，而是根據使用者的要求，仿真各種測試信號，提供給被測電路，以達到測試的需要

6、。它能夠產生多種波形，如三角波、矩形波（含方波）、正弦波等，在電路實驗和設備檢測中具有十分廣泛地用途。例如，在通信、廣播、電視系統中，都需要射頻（高頻）發射，這里的射頻波就是載波，把音頻（低頻）、視頻信號或脈沖信號運載出去，就需要能夠產生高頻的振蕩器。在工業、農業、生物醫學等領域內，如高頻感應加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的信號發生器。本設計采用eda來設計制作多功能信號發生器。該信號發生器可以產生正弦波、三角波、方波等波形。 第二章 系統設計方案1系統框圖圖1.任意波形信號發生器系統框圖2系統電路圖 圖2.任意波形信號發生器系統電路圖3基本工作原

7、理將要產生的波形數據存入波形存儲器中, 然后在參考脈沖的作用下, 對輸入的頻率數據進行累加, 并將累加器輸出的一部分作為讀取波形存儲器的地址, 將讀出的波形數據經d/a 轉換為相應的電壓信號,d/a 轉換器輸出的一系列的階梯電壓信號經低通濾波器濾波后便輸出了光滑的合成波形的信號。選擇八種基礎波形為設計與實現的對象，而八個波形作為同一個任意波形發生器里的四個部分，是有著同一個輸入與輸出，因此在設計上還需要對波形進行選擇與控制的部分，通過對時鐘脈沖輸入的選擇，使得八個波形模塊只有一個輸入為時鐘脈沖，其他三個模塊則輸入始終為0。在波形輸出時，設計一個模塊控制輸出的波形是所要求輸出的波形，在時鐘脈沖選

8、擇與輸出波形選擇兩模塊之間。對于頻率的選擇可以選擇分頻器，同時也可以選擇計數器，本實驗采用的是計數器以實現分頻的效果，輸出分別為二分頻，四分頻，八分頻，十六分頻用以實現不同的頻率。幅度調節可以使用lpm_divide，可以實現八種不同的幅度調節。第三章單元電路模塊源程序及功能1分頻模塊以下為分頻模塊(ct74161)的vhdl語言編程源程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity ct74161 isport(clk

9、: in std_logic;clk_div2 : out std_logic;clk_div4 : out std_logic;clk_div8 : out std_logic;clk_div16 : out std_logic);end ct74161;architecture rtl of ct74161 issignal count : std_logic_vector(3 downto 0);beginprocess(clk)beginif (clkevent and clk=1) thenif(count=1111) thencount 0);elsecount = count +

10、1;end if ;end if ;end process;clk_div2 = count(0);clk_div4 = count(1);clk_div8 = count(2);clk_div16 = count(3);end rtl;在max+plusii下得到的電路模塊圖形：圖1軟件仿真數據： 圖 22頻率選擇模塊以下為頻率選擇模塊(tiaopin)的vhdl語言編程源程序library ieee;use ieee.std_logic_1164.all;entity tiaopin is port(s1,s0: in std_logic; a,b,c,d: in std_logic; y

11、: out std_logic);end tiaopin;architecture one of tiaopin is signal s: std_logic_vector(1 downto 0); signal y_temp: std_logic; begin sy_tempy_tempy_tempy_tempy=x; end case; end process; y=y_temp;end one;在max+plusii下得到的電路模塊圖形:圖33波形選擇模塊以下為波形選擇模塊(decoder)的vhdl語言編程源程序library ieee;use ieee.std_logic_1164.

12、all;entity decoder is port(a0,a1,a2,s0,s1,s2:in std_logic; y0,y1,y2,y3,y4,y5,y6,y7:out std_logic);end decoder;architecture ymq of decoder issignal a:std_logic_vector(2 downto 0);begin ay:=11111110; when001=y:=11111101; when010=y:=11111011; when011=y:=11110111; when100=y:=11101111; when101=y:=1101111

13、1; when110=y:=10111111; when111=y:=01111111; when others=y:=xxxxxxxx; end case; else y:=11111111; end if; y0=y(0); y1=y(1); y2=y(2); y3=y(3); y4=y(4); y5=y(5); y6=y(6); y7=y(7); end process; end ymq;在max+plusii下得到的電路模塊圖形：圖4軟件仿真數據：圖 54.輸出波形選擇模塊以下為輸出波形模塊(lpm)的vhdl語言編程源程序library ieee;use ieee.std_logic

14、_1164.all;use ieee.std_logic_unsigned.all;entity lpm isport (s1,s2,s3:in std_logic; a,b,c,d,e,f,g,h:in std_logic_vector(7 downto 0); z:out std_logic_vector(7 downto 0);end lpm;architecture one of lpm issignal s:std_logic_vector(2 downto 0);beginszzzzzzzznull ;end case;end process;end one;在max+plusii

15、下得到的電路模塊圖形：圖 6軟件仿真數據：圖 75.幅度控制模塊以下為幅度控制模塊(tiaofu)的vhdl語言編程源程序library ieee;use ieee.std_logic_1164.all;entity tiaofu is port(a,b,c: in std_logic; sel: out std_logic_vector(2 downto 0);end tiaofu;architecture three of tiaofu is begin sel=a&b&c;end three;在max+plusii下得到的電路模塊圖形圖76.da轉化模塊：該模塊是通過硬件實現的，實現數模

16、轉化，所用的芯片為dac0832，輸入一個八位的數據，輸入值的范圍為0-255，最高幅度為5v。圖87系統總的仿真仿真波形 第四章 實驗結果及硬件驗證引腳鎖定：試驗中將脈沖輸入選擇和波形輸出選擇的輸入端接在一起，以實現同步。接實驗箱的開關，實現數字信號對模擬波形的控制。將八位輸出端接數模轉換模塊。其引腳鎖定圖如下：用導線連接各引腳，并將實驗設計下載到試驗箱。用示波器觀察輸出波形。軟件模擬數據和示波器顯示波形相吻合，能產生八種穩定的波形，具有八種幅度調節和四種頻率選擇。 圖2：實驗硬件驗證圖圖3：實驗產生正弦波波形圖圖4鋸齒波波形圖圖4鋸齒波點狀波形圖圖6：三角波波形圖圖7：矩形脈沖波形圖圖8：

17、方波圖9：自己設計任意波形（1）圖10：梯形波 實驗心得 在這為期一周的課設中，我完成了信號發生器的設計，并能夠完成它所需要實現的功能。 通過這次課程設計，是我懂得了理論與實際相結合的重要性。只有理論的只是是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論才能真正學以致用，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中，遇到了許多問題，發現和認識到自己的不足之處，對以前所學過的只是理解得深度不夠，掌握得不夠牢固。通過這一次的課程設計，對以往所學過的知識有了很好的把握。同時，也感受到用硬件描述性語言的形式進行數字系統的設計方便靈活。利用軟件進行編譯、優化、仿真，極大地減少了電路的設計時間和可能發生的錯誤，降低了開發的成本，這種設計方法必將在未來的數字系統中發揮越來越重要的作用。 希望自己在以后的生活中能夠多接觸這方面知識，可以有更多的機會將理論與實際相結合。 致謝詞 首先，我深深地感謝我的老師朱路博士。在這個學期的學習中，朱路老師給予我很多熱情的鼓